【摘 要】
：
数字集成电路规模的不断增大，时钟网络的结构越来越复杂，时钟树变得更加稠密，时钟偏差和时钟抖动引起的时序问题越来越严重。根据共享存储体的时序路径的特点和SRAM的分布特点,
【机 构】
：
国防科技大学计算机学院长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
数字集成电路规模的不断增大，时钟网络的结构越来越复杂，时钟树变得更加稠密，时钟偏差和时钟抖动引起的时序问题越来越严重。根据共享存储体的时序路径的特点和SRAM的分布特点,考虑各类时序路径的数据通路的延时情况,利用时钟正偏差解决时序路径的建立时间违例,同时利用时钟负偏差解决时序路径的保持时间违例.在时钟树的实现上,将时钟树的子树进行分别设计,采用了手动设计和工具自动综合相结合的方法.在时钟布线上,采用多种布线方法相结合的手段,最终消除了时钟线上的串扰,保证了时钟信号的质量.
其他文献
随着社交网络、图像处理、人工智能的不断发展，对其等效图进行快速分析变得越来越重要。宽度优先搜索(BFS)是许多图算法的基础。但由于算法的访存不规则性，在基于局部性原
I2C总线是一种简单的双向二进制串行通信总线。本文一方面介绍了I2C总线接口控制模块的设计；另一方面对I2C总线读写状态进行了优化，该方法采用移位寄存器计数来控制状态转
本文提出一种基于GPU进行Turbo译码的并行实现。该实现使用GPU的并行处理能力，通过充分开发译码算法中的并行性，在满足一定误码率情况下，获得吞吐率的提升。同时，合理使用GPU
DDLL(digital delay locked loop,数字延迟锁定环)可以产生精确的延迟而基本不受工艺、电压和温度等影响,常用来生成稳定的延迟或多相位的时钟信号.本文介绍了有关数字延
由于存储器性能的提升远远落后于处理器性能的提升，访存系统在处理器中的作用也越来越重要，采用合适的存储调度算法是提高访存性能的重要手段。本文主要研究了近年来国际上
本文在基于encounter的自动布局布线流程中引入了新的手工布局标准单元的优化方式，提出了一种新的优化设计的尝试，并介绍了此种优化设计相关的流程，最后以芯片设计中最为常
H.264视频标准被普遍认为是最有影响力的行业标准，具有高压缩比和容错能力强等特点的同时也增加了编解码复杂度.本文利用QDSP的同构多核结构优势来提高解码效率.在分析ffm
本文在对X型DSP移位单元相关指令进行归类分析的基础上，设计实现了一种基于融合移位器的移位单元.该单元不仅可以完成多种位宽的算术移位及逻辑移位，而且可以完成SIMD移位
本文介绍了X-DSP一种基于64位混洗单元的设计结构，主要实现向量处理单元之间的寄存器级的数据交互.该结构由主控逻辑、交叉网络、输入、输出逻辑四部分构成.利用Cadance公
瓜环作为一类新型的主客体化合物，对它的研究已逐渐作为超分子化学领域中的一个重要研究方向。同时，瓜环具有的疏水性空腔，和亲水性极性羰基修饰端口，以及较强的刚性等特点，使得它