论文部分内容阅读
大规模集成电路中,因电路板对外接口数量的限制,用ATE测试板内芯片具有一定的难度.使用板内FPGA实现RAM的测试,可以有效利用板内已有的硬件资源和拓扑结构,不需改动RAM内部物理结构,不额外增加板外测试电路.选用了RAM测试的March C+算法以及WL Wang等人提出的一种数据背景生成算法,设计了基于FPGA的测试平台和测试模块.根据各片RAM拓扑信息编写的软件,实现了RAM测试程序的自动生成.仿真和硬件实验验证了自动测试的有效性.