论文部分内容阅读
数据存储在大数据时代下扮演着举足轻重的角色,只有安全可靠的存储了数据,才能分析和利用数据。但是随着科学技术的发展,各种应用产生的数据量越来越大,而且速度也越来越快,这对数据存储设备提出了新的要求:大容量和高存储带宽。利用NAND Flash构成的存储阵列不仅容量大、速度快,而且抗振性能优越,刚好可以满足这些新要求。但是由于NAND Flash本身的缺陷:拥有坏块,数据位会发生翻转。所以在使用NAND Flash作为存储介质时必须要对这些缺陷进行控制和管理。而传统的管理技术中,坏块管理检索速度慢,而且需要消耗大量FPGA的RAM资源,纠错算法大多都是串行编解码,速度太慢不适用于高速场合,这些适用于单片NAND Flash的技术不再适用于NAND Flash阵列的管理,所以本课题就是针对这些管理技术在NAND Flash阵列中的应用进行研究和实现。本课题针对高速顺序存储场合,在硬件层对NAND Flash阵列的管理技术进行研究和实现,设计了NAND Flash阵列存储卡,提出了NAND Flash阵列管理方案,并根据NAND Flash的结构特点设计了写入流水线技术,提升NAND Flash的写入速度。针对NAND Flash阵列的坏块采用了坏块跳过的管理策略,在研究其他坏块表存储方案的基础上,提出了自己独有的方案:存储NAND Flash中的坏块地址,并且把坏块地址分为两部分,一部分是RAM的数据位,另一部分是RAM的地址位。这种方式大大的节约了FPGA的RAM资源。而对于NAND Flash的位翻转,使用BCH纠错算法来进行检错纠错,设计了缩短BCH码(1112,1024,8),先用软件方式验证了BCH算法的正确性和完整性;然后在BCH固件设计中,通过采用32位并行编解码的方式来加快编译码速度,解决了传统BCH串行编解码速度慢的问题。本课题研究的大容量NAND Flash阵列管理技术在相控阵雷达测试试验中得到了应用,与实际雷达进行了对接实验,实验结果表明,本课题设计的存储卡的容量和带宽能够充分满足雷达试验的需求,研究的大容量NAND Flash阵列管理技术能够保证数据存储的稳定性和可靠性。