同时同频全双工在相同时隙和频率上收发信号,增加带宽利用率的同时也带来不可避免的同频自干扰问题,数字自干扰抑制技术作为数字域手段被采用。数字自干扰抑制主要有频域抑制和时域抑制两种,针对室内5G场景,多径丰富,考虑可实现性,需要研究低复杂度的数字自干扰抑制问题。其次,室内存在人员多,活动多的特点,导致信道变化快的情况,要求数字自干扰抑制具有较好的实时性。针对上述两个问题,论文具体研究如下:第一,解决低复杂度的数字自干扰抑制问题。论文选择频域数字自干扰抑制技术,但是频域抑制需要满足自干扰信号和有用信号的时间差在CP内,原因是超过CP会造成码间干扰问题,为了解决这一问题,设计全双工两端同步策略,以近端发射时间为基准,调整远端发射时间,使得自干扰信号与有用信号同时到达接收天线,从而能实现在频域进行抑制。两端同步策略使用两段式时间同步算法以提高检测概率和降低虚警概率,仿真结果显示:高斯信道下,4kHz频偏,信噪比为-6dB时,检测性能达到95%以上,莱斯信道下性能恶化约2dB。第二,解决实时的数字自干扰抑制问题。设计近端参考信号与远端参考信号映射位置相互正交的帧结构,因此有用信号不会对自干扰信道估计产生影响,故能够实时估计自干扰信道,从而具备实时的数字自干扰抑制能力。论文对数字自干扰抑制的性能进行了理论分析与仿真验证,结果显示:莱斯信道下,有用信号的存在对数字自干扰抑制没有影响,自干扰信道估计的准确性直接影响数字自干扰抑制的性能。第三,完成数字自干扰抑制模块的实现与测试。基于FPGA进行详细的结构设计与流程设计,并在室内5G场景下,搭建硬件测试平台完成性能测试,实测结果相比仿真结果约损失4dB性能,原因是数据定标以及实测设备中存在非理想因素,这些非理想因素与理论分析中的模型存在差异。论文的研究主要为解决基于5G的同时同频全双工通信提供理论依据和工程参考,以便在将来没有可用频段的情况下能够进行可能且灵活的全双工。