论文部分内容阅读
H.264是由ITU-T视频编码专家组(VCEG)和ISO/IEC动态图像专家组(MPEG)联合组成的联合视频组(JVT, Joint Video Team)提出的高度压缩数字视频编解码器标准。通过该标准,在同等图象质量下的压缩效率比MPEG2提高了2倍左右,比MPEG-4提高1.5-2倍。它既保留了以往压缩技术的优点和精华又具有其他压缩技术无法比拟的许多优点,如低码率、容错能力强、高质量的图象、网络适应性强等。因此,H.264被认为是最有影响力的行业标准。H.264解码分为五个最主要步骤,分别是码流处理,反量化反变换(Inverse Quantization Inverse Transform, IQIT),预测解码,熵解码(Context Adaptive Variable Length Code, CAVLC)与去块效应滤波(Loop Filter)由于H.264解码时数据量巨大,软解码速度较慢,将耗费CPU大量资源,基于硬件技术的专用解码芯片开始流行起来。本文针对H.264解码的实时性问题提出了一种以FPGA(Field Programmable Gate Array)为硬件平台的解决方案。本文在FPGA七以硬件的方式实现H.264解码,采用了流水线分割技术,提高了系统主频；根据信号的统计特性,利用门控电路关闭空闲的模块降低系统功耗,同时根据该特性减少了一定运算量。对于码流解析器,设计了负责原始视频存储器ROM与混长解码器之间通信的128比特双端口环形缓存器,当存储的数据被混长解码器读取64比特后立即读取ROM中视频数据,能为混长解码器提供源源不断的视频数据；对于首“1”检测器,根据统计结果将输入的16位数据分成具有优先级不相等的3个子检测器,每个子检测器能被单独开启或关闭,优先开启出现首“1”概率大的子检测器,其他检测器只在优先级高的检测器检测失败后再开启,否则处于关闭状态,以降低系统功耗；对于CAVLC解码采用4路并行技术,增加处理速度。经测试证明,该系统实现了H.264算法解码的基本功能。当系统时钟为110MHz时,能解码CIF与QCIF格式的H.264Baseline级别视频。该设计实现H.264解码算法,是一种解决实时性问题的有效方案。