Sigma-Delta(Σ-Δ)模数/数模转换技术利用过采样和噪声整形来达到较高的解析度,它主要用于处理中低频信号。随着大规模集成电路的高速发展,拥有易集成优势和良好性能的Σ-Δ调制技术越来越受到广泛的关注,尤其是在音频处理领域。本文期望在熟悉现有的Σ-Δ调制技术的基础上,研究一种结构简单,性能优良,并且能应用于音频处理的24位高精度DAC。针对音频处理的特殊应用,本文对DAC中的调制器零极点进行了特殊的优化,使其在降低信号带内噪声的同时,也对人耳听觉系统更加友好,从而达到更加优良的性能。另外,由于传统的单比特Σ-Δ调制器通常伴随着非常严重的样式噪声( pattern noise),损害了它在音频领域的广泛应用,本文同时在调制器中加入随机抖动信号,以牺牲少量噪底的代价来换取较高的线性度。最后,考虑到设计的具体实现,本文采用CSD方法来表示每一个乘法系数,将乘法简化为最少次数的移位加运算,从而大大减少了硬件资源的使用。在本文的第五部分,将利用Σ-ΔDAC中数字电路占主导以及FPGA验证周期短等优势,具体介绍将本设计在FPGA上实现的方法与流程。验证结果表明,本文设计的音频Σ-ΔDAC (包括前端的升采样滤波器和Σ-Δ调制器)的输入范围为-5.1dBFS,且在半幅输入的情况下得到了138.4dB的SINAD和-165dB的THD,完全达到了预期24比特解析度的目标。