快速傅立叶变换（FFT）是数字信号处理领域核心算法之一，可以通过FPGA，DSP和ASIC等多种方式来实现硬件设计。FFT专用芯片广泛应用于宽带OFDM系统，ADSL调制器，数字电视，雷达及声纳信号处理系统等，在高精度高速实时性环境更是首要选择。因此高性能专用FFT处理芯片设计具有重要意义。 本文研究的1024点FFT处理芯片设计是基于。TSMC0．18μm CMOS标准单元库的半定制ASIC设计，采用自顶向下与自底向上相结合，以关键模块为设计对象的设计方法，使用Verilog HDL描述系统，在Modelsim、Design Compiler和Astro等电子设计自动化（EDA）工具中完成。 在高速度要求下，文章分析了基-2算法与基-4算法的优缺点，并在此基础上分析了原位存取运算和固定结构运算的原理，最终确定采用基-4算法，固定结构设计系统。文章分析了数字系统的基本结构和高速ASIC设计的方法，在此基础上，将本设计整个系统划分为：蝶形运算单元，系统控制器，运算数据存储与寻址系统，旋转因子存储与寻址以及数据总线交换器。其中蝶形单元是关键模块，采用全流水线结构，控制系统采用顶层控制和低层控制相结合的方式。 系统架构和各个模块采用Verilog实现RTL编码，并完成相应的功能仿真，然后经过FPGA验证证明了设计的正确性和硬件可实现性。按照设计要求，使用TSMC0．18μm工艺的标准单元库，通过Design Compiler工具对整个系统进行逻辑综合，并完成相关的形式验证和静态时序分析。综合结果满足设计目标要求，系统能够稳定运行于120Mhz，完成1024点浮点复数FFT运算需要11．6μs。综合后使用Astro工具完成布局布线。文章最后提出了对接口改进的设想。 本文通过对1024点FFT处理芯片的设计研究，积累了大量设计经验，为实现更高性能的FFT处理器打下坚实的基础，同时掌握了半定制方式设计芯片的整体过程，为ASIC芯片开发做好充足准备。