在数字电子技术飞速发展的时代，电子设计方法已产生了深远的变革。传统“硬设计”的系统设计方法已不再适应时代发展的潮流，而以CPLD/FPGA等可编程逻辑器件为基础的电子设计自动化技术则逐渐成为电子设计的主流。SystemC是一种已成为IEEE标准的系统设计语言，作为新的系统标准，当前基于SystemC的自动化设计工具还相对较少。本文以SystemC RTL模型为研究对象，以逻辑交换格式BLIF为转换目标，研究关于此模型的自动化综合过程。这些研究通过分析SystemC的语言特征和建模特性，以及与BLIF格式间的对应关系，来解决基于SystemC RTL级的综合问题。它主要涉及如何鉴别SystemC中的硬件模型，以及如何完成到BLIF的转换。文章重点对SystemC中最核心的结构和操作进行分析和研究，提出了基本结构和操作的综合方法，并针对复杂操作探讨了如何在时间和空间性能权衡下使用不同策略对其进行综合，同时对时序模型的识别作了详细分析，并给出了SystemC中锁存器和触发器这两大时序电路的综合算法。这些研究对如何设计SystemC RTL级的综合工具有一定的参考价值，也有助于基于SystemC的EDA软件的开发设计。