随着集成电路进入深亚微米时代，功耗问题已成为超大规模集成电路设计考虑的重要因素。本文以嵌入式RISC（Reduced Instruction Set Computer）处理器为平台，针对逻辑电路各个层次低功耗设计方法进行了深入研究。 本文首先介绍了RISC处理器的结构，并以FPGA（Field Programmable Gate Array）作为处理器硬件实现的平台，实现了以JTAG服务器为基础的处理器验证。在这一平台的基础上，采取门控时钟，算法模型的改进进行了低功耗的设计，通过使用Class工艺库和Synopsys的Power Compiler进行功耗分析，得到了比较理想的结果。然后，研究了基于Petri网理论对异步电路进行建模实现的方法，初步探索了实现异步RISC处理器的基本方法，通过对比实验充分说明了其在低功耗方面的优势。 最后对论文的工作进行了总结，分析了低功耗设计的方法和面临的问题，提出了下一步的工作方向。