集成电路是20世纪60年代发展起来的一种新型半导体器件。随着集成电路规模的不断扩大和器件特征尺寸的不断缩减，保持和改善集成电路的制造成品率成为优化电路设计和制造工艺研究的热点。集成电路的制造成品率可分为参数成品率和功能成品率两种类型，其中与局部缺陷密切相关的功能成品率的研究一直是集成电路制造业的重点。关键面积研究对芯片设计的高功能成品率要求而言是极其重要的。关键面积研究是集成电路可制造性研究领域的重要内容，关键面积在集成电路成品率和可靠性预测中发挥十分重要的作用。由于缺陷是集成电路发生电路故障的主要原因，缺陷模型与缺陷特征描述成为关键面积研究的基础。数学形态学是一门建立在严格的数学理论基础上而又密切联系实际的科学，非常适合版图中几何图形元素与缺陷形态分析和描述。本文对关键面积的研究工作是以提高成品率为最终目标，以集成电路的版图布线优化为有效手段，结合图像处理技术提出一种新的开路关键面积计算模型和提取算法，并将其应用于版图布线优化。本文基于形态学图像处理设计并实现了开路关键面积提取。首先，通过数学形态学中细化运算获取线网拓扑路径曲线；其次，借助于数学形态学中击中击不中变换识别线网边界上的拓扑路径的线端，获取线网流向轴。随后，借助于线网流向轴断开线网边界，进而提取线网流向边。再次，对线网流向边进行膨胀运算并对膨胀结果进行叠加。然后，基于数学形态学的集合运算提取叠加后的重叠区域，即开路关键区域。最后，计算开路关键区域的面积，即开路关键面积。集成电路关键面积提取为集成电路成品率的提升提供了前提条件。基于关键面积减小的版图优化是实现集成电路成品率提高的一种有效途径。本文将基于图像处理技术的开路关键面积计算模型和提取算法应用于集成电路版图优化。从开路关键面积降低的角度，基于线网宽度的调整的集成电路版图优化可以减小关键面积，进而提高成品率。从短路关键面积降低的角度，基于线间距离的调整的集成电路版图优化可以减小关键面积，进而提高成品率。基于线网参数调整的集成电路版图优化对于集成电路成品率的提升具有极其重要的意义。