集成电路这一伟大发明自应用之日起,在性能、功耗和成本上寻求更优的电路设计方案一直是人们孜孜以求的目标。而在当今的大数据时代背景下,在传统存储与计算分离的架构所面临的冯·诺依曼瓶颈和存储墙问题愈发严峻的情况下,对现行的计算架构进行变革势在必行。在同一单元中同时实现数据的计算与存储这一技术发展方向,有望从根本上改变计算机存储与信息处理方式,解决现有的冯·诺依曼架构所遇到的瓶颈和问题,大大提高计算机的运行效率。而忆阻器由于高速、低功耗、高密度、易于3D集成、与CMOS工艺兼容等优点,成为存算一体化技术的候选基础器件。本文在忆阻可重构逻辑研究背景下,采用完备性和可重构性最优的时序逻辑操作方法,首先以Pt/HfO₂/TiN互补式忆阻结构为基本操作单元,对其基本电学特性进行了分析和研究,在此基础之上,利用状态逻辑表达式对16种布尔逻辑的实现方法进行了推导,并从实验方面验证了该方法的可行性。采用所提出的操作方法,任意的二值布尔逻辑功能可以在三步之内实现,且每种逻辑功能的实现方法都不是唯一的,从而赋予了该方法更高的可重构性和灵活性,为后续的复杂功能设计提供了更大的优化空间。随后,以所设计的时序逻辑方法为基础,在3×4的忆阻阵列中8步实现了一位全加器功能,并通过了功能仿真验证。更进一步地,基于一位全加器,采用流水线技术设计了多位加法器结构,可继续提高复杂任务的执行效率。此外,本文同样基于互补式忆阻结构,采用电压输入电压输出的操作方法,一步式实现了最大、最小逻辑功能,进而设计了一种二输入比较器,并进而设计了无数据依赖的排序网络功能。本文提出的操作方法是对忆阻可重构时序逻辑的系统分析,是对新型存算一体化计算架构的进一步探索。