目前利用FPGA开发平台实现CFAR(Constant False Alarm Rate)算法缺少通用的CFAR资源库支持,开发效率低、工程实现效率不高。为了提高CFAR算法开发效率,同时满足雷达信号处理的基本要求,本文提出了基于FPGA的CFAR开发系统的设计。本文首先根据开发系统的基本要求和实现功能确立了开发系统的总体设计方案。它主要包括FPGA硬件开发平台和软件开发平台两部分。FPGA硬件开发平台提供CFAR处理算法专用芯片的验证和雷达采集模块的通信接口。软件开发平台用于开发设计中所需要的资源库以及对资源库内模块实现调用,最后实现所需要的CFAR算法。其中CFAR资源库的设计为本文的重点。本文主要研究了均值类和统计类CFAR的基本结构,归纳出两类CFAR的数学模型。均值类CFAR算法包括N抽头缓存器单元、保护单元、累加求和单元、最大值单元、最小值单元。统计类CFAR算法包括排序机模型、统计计数模型。为了保证CFAR处理器能够适应不同雷达数据格式,设计了数据匹配库,其中包括位宽提取模块、分频模块和位宽转换模块。最后,设计中搭建了 FPGA开发板与计算机之间的通信接口,完成了 UART的逻辑设计,实现了将处理后的数据在计算机端的存储。每个功能单元都经过测试,符合设计要求。最后,利用实测雷达信号验证系统设计的合理性和正确性,同时为后续开发留出了硬件和软件接口。