门禁系统是对重要通道进行有序化管理的有效手段，其应用范围也日益广泛。论文首先对国内外门禁系统的研究现状与发展趋势进行分析，结合当今技术热点--FPGA在嵌入式系统中的应用，提出门禁系统的设计方案。　　硬件设计部分，首先根据系统指标要求选择硬件电路的主要器件，介绍软硬件开发平台和流程。然后利用QuartusⅡ和SOPC Builder等工具创建NiosⅡ软核处理器、Flash、SDRAM、添加W5100和AD7705、PIO等模块，生成NiosⅡ系统。最后分配FPGA器件引脚，将硬件配置文件下载于FPGA中，完成硬件电路设计。　　软件开发部分，首先在NIOSⅡ IDE软件中设置软件运行的硬件环境属性。然后用C语言对子程序(包括网络传输和重量采集)和主程序进行编程实现，通过C2H硬件加速编译器对网络传输部分中的耗时函数提速。最后分析门禁监控界面应有的主要功能，并借助Visual C++6.0可视化编程实现。　　实验结果表明，采用NiosⅡ处理器开发的门禁系统具有设计灵活、可裁剪性好、开发周期短等优点；门禁卡和重量判断的双重身份验证有效提高门禁系统的安全性，硬件提速后的门禁系统网络传输速度有较大提高。