回波消除器(Echo Canceller)是消除通信系统中电学回波和声学回波的功能单元。回波消除器在调制解调器、免提电话、无线产品、IP电话、国际长途局、ATM语音服务和电话会议系统中，都有着重要的应用。回波消除理论及应用一直是国际上研究的热门课题之一。 本文完成了一款“32路自适应回波抵消芯片”的设计。该芯片可对32路话音信号提供独立的回声抵消功能，最大可消除的动态尾延时为63.75ms，可编程附加延时达到最大32ms，具有高性能、高通道密度、低功耗、灵活性强、维护性能好、低成本的特点。 在回波消除理论方面，本文采用一种改进变步长的NLMS算法。在保持LMS算法计算复杂性的基础上，提高了算法的收敛速度，降低了稳态误差。 在硬件结构方面，根据回波消除算法运算量大、乘加运算多的特点，本文尝试了一种高效的硬件方案。主要的思路就是：运算量大的自适应滤波器的运算，用专门的硬件单元实现：其他所有运算用一个定制的专用DSP CORE实现。另外，芯片还提供高速微处理器接口，可为用户使用提供最大限度的灵活性。 硬件设计遵循当今流行的ASIC设计流程。采用VerilogHDL对电路进行描述，运用先进的EDA工具完成仿真、综合、静态时序分析等流程。 本文还根据ITU(International Telecom Union)G．168的标准和建议，对设计进行了尽可能完备的主、客观测试，结果均达到或优于G．168的要求。