20世纪是IC迅速发展的时代。计算机等信息产业的飞速发展推动了集成电路(Integrated Circuit—IC)产业。IC电子器件也随之引起人们越来越多的关注。大多数超大规模集成电路(Very Large Scale IC—VLSI)在日常生活中有着广泛的应用,例如数字信号处理器、微处理器等应用了很多数学运算。在这些广泛应用的运算中,减法和乘法运用的更多,而加法器是组成这些运算的基本单元。因此,改善加法器的性能在改善整体模块中扮演了很关键的角色。同时,随着便携式IC产品例如MP3播放器,手机和掌上电脑等的广泛使用,要求IC工程师对现有运算模块的性能作进一步改进,尤其是在电路的功耗和尺寸方面。CMOS加法器是微处理器中算术运算的基本部件,在各种微处理器、DSP器件及数字电路在做算术运算时,最基本的电路往往就是二进制的加法器而已,至于减法可以借助于补码的加法实现,乘法等于连续的加法,除法则是连续的减法,比较运算也可以通过减法来实现。可见高速、紧凑、低功耗的高性能加法器在微处理器系统中的重要性。本文提出了4种新型低功耗加法单元。在180nm工艺、1.8V电源电压下的Cadence仿真结果表明,这4种新型结构的加法单元在速度、功耗及功耗-延时积等方面有其各自优点。但它们都能够达到低功耗的设计要求。同时,在第五章,本文还提出了一种2位动态高速低功耗加法器。仿真结果同样说明了此加法器可以达到高速低功耗的设计目标。最后本文讨论了降低功耗,提高VLSI性能的一些其它加法器,例如第三纪树结构加法器。