论文部分内容阅读
自适应滤波器能根据被测信号特点在满足某种算法的前提下自动调节滤波系数始终保持最优滤波,已经被广泛应用于信号对消去噪、系统辨识、信道均衡、信号预测等领域。自适应滤波算法的研究及硬件实现一直是信号处理领域研究的热点。随着电子系统功能越来越强大,对信号处理速率也提出了越来越高的要求。本文针对自适应滤波器一般采用DSP (Digital Signal Processing,数字信号处理)通用处理器实现的现状,提出了一种利用FPGA (Field Programmable Gate Array,现场可编程门阵列)高速实现的方法。首先以受到50Hz工频干扰和高斯白噪声干扰的正弦波信号为研究对象,利用频谱分析等方法,在matlab2007b软件上对LMS (Least Mean Squares,最小均方误差)自适应算法进行了深入的研究与仿真,分析了迭代步长、阶数与自适应滤波精度、收敛速度等参数的关系,得出了适合硬件实现的自适应滤波参数为滤波器阶数32阶左右,迭代步长0.05左右。然后利用Altera公司的DSP Builder工具,构建了LMS算法系数自动更新子系统,在此基础上构建了8阶LMS自适应滤波器模型,经过Modelsim仿真和QuartusII综合与适配,最终在EP2C240Q8N芯片上设计出最高响应频率为58.99MHz的高速LMS自适应滤波器,其性能远优于采用通用DSP处理器实现的自适应滤波器,而开发效率又远高于采用编写HDL (Hardware Description Language,硬件描述语言)底层代码的方式,而且任意阶的LMS自适应滤波器可以在此基础上方便的扩展。最后设计了并制作了以EP2C240Q8N型FPGA芯片为核心的最小系统实验板,该实验板采用两层布版工艺,具备AS (Active Serial,主动配置)和JTAG (Joint Test Action Group,联合测试行动组)两种下载模式,经过硬件实例测试,该实验板稳定可靠,非常适合硬件系统开发。