随着变电站系统面向自动化、数字化、共享化的高速发展,传统互感器由于自身限制已不能很好的满足数字化变电站的要求。电子式互感器以其优异的性能很好的代替了传统互感器,成为变电站中重要的组成部分。合并单元作为电子式互感器与二次设备的数字接口,其主要功能为:控制高压侧信号的同步采样,将所接收到的数字信号做相应的计算,按照标准格式标准发送给继保、测控装置。因此,其研究具有较大的实用价值。　　 本文主要以基于FPGA&DSP架构的合并单元为基础,研究软件设计与实现。本文合并单元的软件设计分为数据接收模块、数据处理模块以及数据输出模块三部分。　　 为满足数据接收模的实时性、高质量要求,在FPGA内部采用VHDL,语言,设计开发了数据的同步采样、解码、校验、排序缓冲等功能模块,并对模块功能和整体功能进行了仿真验证,结果表明设计是有效的。　　 针对在DSP内部实现的数据处理模块和输出模块,为满足合并单元实时性要求,及便于日后系统功能扩展的需要,本文移植了uC/OS-Ⅱ操作系统。研究了FIR滤波、相位补偿、有效值及相角计算等算法原理,并给出了实现过程及试验结果。在数据输出模块中,采用UDP组播的方式实现了数据的以太网传输。为方便系统调试与测试,在上位机上设计了数据接收图形界面,实时接收、显示合并单元发送而来的数据。　　 从仿真及试验结果来看,本文设计的合并单元的三个模块都能较好的运行,为合并单元软件功能的实现提供了一种设计方案。