可逆逻辑是量子计算、超低功耗集成电路等重要的新兴研究领域的基础和关键,可逆逻辑电路特别是可逆时序逻辑电路的设计属于当前国际性的研究前沿和热点。本文研究量子可逆时序逻辑电路的设计方法,主要内容包括:(1)分析了量子可逆逻辑电路的研究现状和背景,简述研究逻辑电路的必要性和可行性,简要说明了可逆逻辑电路的基本性能指标,阐述了组合逻辑电路和时序逻辑电路的区别,以便进一步研究逻辑电路。(2)可逆触发器的设计。可逆时序逻辑电路的基本组成单元是可逆触发器,本文参考已有的可逆RS触发器设计,通过降低量子门代价和垃圾位输出,进行了可逆RS触发器的设计和优化。分析对比结果表明,本文设计的可逆RS触发器具有量子代价更小等优点,此外,还设计了可逆主从JK触发器和可逆主从T触发器。(3)可逆时序电路的设计,特别是对可逆寄存器和可逆移位寄存器的设计和优化。由于可逆D触发器是可逆寄存器的基本组成单元,本文首先设计了可逆D触发器,并在此方法上进行改进。基于可逆D触发器设计了可逆寄存器,然后通过CP级联方式设计可逆移位寄存器,分析结果对比表明,本文设计的可逆移位寄存器具有量子逻辑门更少,垃圾位数更小等优点。此外还进行了可逆计数器的设计。可逆计数器是可逆时序逻辑电路的重要应用,本文在已由的工作基础上,设计了上升沿触发的可逆T触发器,然后基于可逆T触发器构造了可逆异步计数器和可逆同步计数器。最后利用电子波导Y-分支开关(Y-Branch Switch YBS)构建可逆逻辑门可以用更少的能量来改变开关状态,改进了现有Toffoli门的YBS实现。(4)本文的总结和展望。总结了本课题的前期工作,并提出了课题研究的不足和今后研究的方向,对课题的研究前景进行了分析。本文工作的探索性较强。希望本文对于可逆时序逻辑电路设计方面的研究能够有所促进和帮助。