数字信号处理技术近年来发展迅速,其面向通信及多媒体处理等算法的复杂度也日渐提高。数字集成电路是信号处理实现的载体,当算法复杂度大规模增加时,功耗成为数字信号处理电路实现的关键性问题之一。因为动态功耗和电路供电电压成二次方正比关系,所以传统低功耗技术常利用降低电路供电电压来实现。但是当电路降低供电电压时,电路容错阈值也随之变小,因此数字电路本身对噪声的容错能力会大大降低。对电路内部而言,电路本身容错能力变弱;对电路外部而言,随着数字集成电路特征尺寸逐渐减小,在深亚微米尺寸下电路外部会出现更多具有统计学意义的随机噪声。随机噪声是由工艺或者信号带来的,其具有以下三个特点:动态特性、出现在电路的各个位置、不容易被传统的检测技术识别。因此在外界噪声增加和数字电路内部容错能力下降的双重背景下,低功耗的容错问题成为研究难点之一,其研究的重要性也尤为突出。传统的容错技术主要采用冗余容错,其解决思路基于以下两点假设:其一是冗余模块同时出错的概率远小于单独模块;其二是判决模块逻辑操作正确。但此假设在深亚微米的电路中并不实际,在低特征尺寸下,电路的本征噪声会大概率引起冗余模块的同时出错和判决模块的运算错误,因此传统的冗余容错技术无法处理深亚微米的低功耗容错问题。基于统计学的方法是近年来处理动态噪声干扰的有效方法和研究热点。研究者将马尔科夫场应用到电路容错设计中,其通过能量的观点处理动态随机噪声并取得低功耗下电路的高稳定性。以马氏场论为基础的电路设计不再力求每个电路节点的每个信号在每一个时刻都正确,而是从统计学的角度使电路正确的联合概率最大化。在性能实测中,其电路可在超低供电压下达到很高的容错性能。但是马尔科夫场方法相较于传统的CMOS电路设计方法而言存在以下两点不足:其一是马尔科夫场电路基本逻辑门电路结构过于复杂,其面积开销大约是传统逻辑门电路的20倍。巨大的硬件开销制约了该技术在大规模集成电路中的应用。其二是马尔科夫场电路特殊的反馈结构的理论分析不足。反馈环路是模拟电路中常使用的电路结构,其可以有效地提高系统的稳定性。但在数字电路中,对反馈电路的研究主要集中在其存储性能上,而反馈电路在数字电路中的容错特性鲜有被人研究。马尔科夫场电路因其在超低电压下的高稳定性被广泛关注和研究,但其电路的反馈结构缺乏理论支持和依据,难以支持后续研究。基于马尔科夫场电路研究的两点不足,本文主要从理论证明和电路设计两个方面进行深入分析和改进研究。本论文的理论分析采用概率CMOS模型,并结合信息论的知识进行证明。本论文的电路研究包括基本逻辑单元、基本运算单元和基本信号处理单元,设计旨在降低面积和复杂度。在理论分析方法上,本文主要有以下两点贡献:本文提出的分析方法以马尔科夫电路核心反馈环NAND-NAND为研究对象,利用概率CMOS建模概率门。从理论上证明了反馈电路具有概率递增且上有界的容错特性,并数学证明了马尔科夫场电路的核心反馈环电路具有优于传统CMOS电路的容错性能。理论推导结果与测试结果呈现一致性。此结果不仅可以佐证马尔科夫场电路结构的有效性,还能为组合电路的反馈容错奠定理论基础。本文提出一种基于信息论的分析方法。通过熵和互信息的证明,得到了理论供电电压表达式,并证明了在保证电路性能的条件下马尔科夫场电路的供电电压可以低于传统的CMOS电路。在电路设计上,本文主要有以下四点贡献:在基本逻辑门设计中,本文提出一种面积共享的回环组合逻辑门结构(简称回环门或反馈门)。其结构不仅可以具有相比于传统马尔科夫场单元60%的面积节约,还可以实现3d B的性能提升。文章而后提出共享回环NAND-NOR结构,以满足多种逻辑的输出要求。基于此结构的半加器实例设计可以实现在0.25V供电下相较于传统CMOS结构平均11d B的性能增益。在基本运算单元设计中,本文提出一种基于部分簇能量的马尔科夫场电路设计方法,其旨在利用舍去部分性能换取面积的折中。文章随后利用两个折中结构构建互补逻辑组(后文简称逻辑对),其方法在面积共享的同时一方面补偿了由于部分簇能量带来的性能损失,另一方面降低了马氏随机场电路的复杂度。文章基于部分簇能量互补对设计了全共享的超前进位加法器,并从电路的前端仿真到后端布局布线进行了版图实现和芯片流片。在性能测试中,对比传统马尔科夫场电路,本论文提出的加法器结构在低功耗仿真中具有20%的性能提升,并在130nm IBM流片后具有25%的面积节约。三模冗余是常见的算法级容错结构,其假设选通模块操作正确来实现冗余容错,但当电路进入深亚微米,诸多不确定因素引起的随机噪声会引起选通模块的错误。因此原有的容错方法会出现错误。受马尔科夫场方法的启发,本论文提出一种双环反馈的二模冗余结构,一方面可以有效的应对小节点下的随机噪声,另一方面可以有效的节约30%的冗余面积。在实际测试中,本文提出的结构在超低电压供电下稳定工作且具有至少10.5%的性能提升,同时还具有相比于传统方法8.33%的时延优势。在基本数字信号单元设计中,本论文针对数字图像处理的两种场景进行了并行的超高速电路设计和串行的超低功耗的离散余弦变换电路设计。传统计算以乘法器为化简原则,因为乘法器的硬件复杂度最高。本文首先结合概率计算表征的特点,选择以加法器作为优化核心并提出OR加法器和OR-AND加法器,以此两种加法器分别解决不溢出和溢出情况下的加法操作。然后本文利用其加法器结构设计了全并行离散余弦变换结构,使其在±5%的性能范围内,实现相比于传统离散余弦变换和概率串行离散余弦变换至少10倍的面积×时延增益。在串行低功耗离散余弦变换的设计中,本文提出概率计算和马尔科夫场电路联合设计的方法,设计了概率计算MRF串行离散余弦变换电路,并使用共享结构实现相比于传统离散余弦变换而言至少60%的面积节约。