随着大规模集成电路的迅速发展,芯片制程的不断成熟,集成电路晶体管技术已经充斥了生活中的各个领域,成为当今社会进步不可或缺的一部分。为了实现更高的器件灵活性和更简便的技术实现,需要尽可能地提高集成电路的每一个器件的功能。可重构晶体管进入了人们的视野,可重构晶体管一般有两种导通机制,分别是肖特基势垒带带隧穿导通机制与MOSFET导通机制,这造成了晶体管输出特性差的问题。本文提出了一种高集成的双肖特基势垒输出特性具有一致性的异或非可重构晶体管。本文提出的结构利用源区或漏区双层具有肖特基势垒阻挡型接触的结构特征,并且引入浮动的源极/漏极,使晶体管只有一种导通机制为完全的肖特基势垒带带隧穿导通,浮动源极/漏极起到了存储电荷进行电荷积累的作用,在结构上利用辅助栅极辅助电子导通且有效地阻挡反向偏置漏电流。通过改变控制栅极和辅助栅极的极性和记录捕获的电荷的极性,能够实现异或非门逻辑功能。当交换控制栅极和辅助栅极位置时,导通机制都是完全肖特基势垒带带隧穿导通,晶体管的输出特性具有一致性,与传统的可重构晶体管相比,输出特性一致性高。与普通的肖特基势垒晶体管相比,有更低的亚阈值摆幅,反向漏电更小,且器件的灵敏度更好。本课题使用Silvaco TCAD软件对提出的晶体管进行建模仿真和特性分析研究。通过Devedit3D对晶体管进行结构上的建模修改,在Deck Build中调用晶体管3d结构编写仿真语句对器件进行电学特性仿真,最后在视图工具Tonyplot2D呈现。本文详细解释了双层肖特基势垒的工作原理及其对提高XNOR门输出特性一致性的作用。将可重构晶体管和提出的双肖特基势垒输出特性具有一致性的异或非可重构晶体管的转移特性进行了比较,证明了提出的双肖特基势垒输出特性具有一致性的异或非可重构晶体管具有更好的输出特性一致性,可以实现更好的输入互换功能。接着对两个结构进行截取、测量,叠加分析仿真结果以及内因。通过多组数据进行对比,观察晶体管内的电学特性、载流子浓度变化和电流密度变化等,分析验证晶体管功能,达到最初的目的,本次课题中所有模型仿真都是运用量子模型进行,这样结果更加精确。