数模转换器(DAC)是现代数字和模拟电路中用途广泛的接口部件。它的性能和所用工艺直接影响到数字模拟混合系统的应用范围和成本。集成电路的大规模化和数模混合系统及片上系统(SOC)的趋势需要高性能的基于CMOS工艺的数模转换器。随着芯片制造工艺的发展，研究和提高嵌入式CMOS数模转换器的性能足近年来非常重要的一个课题。 通过对参考文献的查阅和和研究，在前人设计的数模转换器的基础上，设计了一个基于0.35μm标准CMOS工艺的电流导引型的高速高精度数模转换器。该数模转换器将作为一个IP模块，用于现代数字通信中的DDS(Direct Digital Synthesizer)系统。在设计的过程中，为了提高数模转换器的刷新频率，对每一个可能影响数模转换器速度的模块都进行了多次的设计仿真和修改，达到了优化的效果。最终保证了数模转换器的高速特性，使之可以正常工作于300MHz以上的时钟频率。 本论文主要内容包括：数模转换器的系统结构规划，单元部件实现，芯片版图设计，MPW流片及测试分析。具体工作及创新点概述如下： 使用了Q2RW(Q2 Random Walk)结构的电流源矩阵的排布方案，设计了中心对称结构的电流源矩阵，保证了电流源矩阵单元均匀性，提高了数模转换器的精度。 分析了电流开关的结构误差，采用共栅共源全差分结构的电流丌关单元，并设计了电平钳位锁存器对开关电平限幅，降低时钟馈通效应，提高了电路的动态性能。 根据版图布局的特性，使用Cadence Skill语言编写程序对电流源矩阵进行了随机排布和布局布线，大大提高了版图的设计效率和准确性，确保流片成功。 总结数模转换器设计过程，并提出在数模转换器内部集成LVDS，PLL等模块，用于给数模转换器主体提供高速信号输入和高速采样时钟。 最后，使用实验室自行开发的测试系统对数模转换器进行了静态和动态测试。测试结果表明：本文所设计的10位CMOS数模转换器芯片工作电压为3.3V，静态总功耗为62mW。DNL为1LSB，INL为1LSB，SFDR．为45dB。输出电流可调，最大为20mA，采样频率可达300MHz以上，达到了预期目标。