近年来,随着市场对产品质量要求的提高,传感器、工业总线等技术不断进步,使得产品自动视觉检测所需处理的数据量越来越大,对视觉检测方法的处理速度要求也越来越高。视觉检测方法的研究通常涉及图像特征提取算法的开发,特征提取是实现目标检测、缺陷识别、形貌测量和三维重建等任务的关键预处理步骤,其作为视觉检测中最耗时的环节,极大地影响了系统的检测效率。本文针对视觉检测系统中限制检测速度的关键特征提取算法,研究FPGA加速处理技术,以解决现有加速方案中存在的并行程度不高、处理架构低效、以牺牲精度为代价和扩展性差等问题,从而实现视觉检测任务的高速处理。完成的主要工作及创新点如下:（1）从系统架构、软件、硬件三个层面系统调研了视觉检测加速处理技术的研究现状,并归纳总结了现有加速方案存在的问题;然后对FPGA加速处理技术中的基本设计方法进行了研究,为满足视觉检测特征提取的高吞吐率需求,提出了以数据流接口为主、片上存储器接口和外部存储器接口为辅的加速模块接口设计方案;并利用可视化编程工具,设计了加速算法实现和验证的一般性图像采集、存储和显示FPGA程序。（2）针对表面缺陷高速检测,提出了多层次并行的FPGA结构设计方法。对于周期性纹理特征滤除,为了解决传统一维傅里叶重建算法的边界效应问题,提出了基于亚像素周期和整周期截断的改进算法,可有效消除缺陷检测表面纹理。在此基础上,设计了任务并行和像素并行的FPGA加速整体结构、基于查找表的像素并行重采样结构和高低数据位分别处理与符号位扩展的一维傅里叶重建算法位宽连接结构。结合以上方法,将液晶面板的表面扫描检测速度提高了3倍以上,满足了系统在线处理需求,并显著提高了缺陷检测准确率。（3）针对FPGA硬件实现中数据定点位宽显著影响激光条纹中心提取精度的问题,提出了一种动静混合分析的数据位宽优化方法。在分析了当前Hessian矩阵计算FPGA结构中存在问题的基础上,设计了本文大模板尺寸的分离对称式、行列卷积复用结构,然后利用位宽约束条件和数据范围分析方法,并根据最大位置偏差、平均位置偏差和错点个数三个指标,对Steger算法各中间变量的数据位宽进行联合优化,获得了优于规整位宽设计和其他现有方法的定点精度,像素并行和全流水线设计也使其满足了千兆网相机的实时数据处理需求。（4）为了提高相移条纹投影测量系统中相位和点云计算效率,提出了FPGA和CPU的异构处理加速方案。对于包裹相位计算模块,设计了基于查找表的八分区间相位映射结构,可大幅提高相位计算的定点精度;对于相位解包裹模块,设计了基于迭代的帧级流水线结构,可有效减少延迟;对于多相机系统,给出了根据像素并行度调整的可扩展方案。结合以上方法,实现了较高的测量精度和架构效率,可支持两台相机50.86帧/秒的高速三维点云计算。