论文部分内容阅读
压敏电阻因为其典型的非线性电流-电压（I-V）特性,已经被广泛用于对集成电路及其他电子设备的电路进行保护,防止因静电放电、浪涌及其瞬态电流（如雷击等）而造成对它们的损坏。随着微电子产业的高速发展,市场对微型化器件的需求持续增长,广泛需要包括各种压敏电阻在内的可以在低电压下工作的微型电子元件。作为一种非常重要的保护电路的元件,薄层压敏电阻不仅可以实现器件的微型化、低压化,而且可实现表面安装,对大规模集成电路具有重要的实用价值。鉴于此,本文采用磁控溅射技术制备了掺杂ZnO基薄膜,考察了其非线性I-V特性,并系统地探究了热处理温度、热处理氛围、Bi---2O3、光辐射等因素对其非线性I-V特性的影响。主要工作和内容如下:（1）利用ZnO压敏陶瓷靶材在Si衬底上制备得到多组分金属氧化物掺杂ZnO薄膜,系统探究了热处理温度、热处理氛围和Bi---2O3膜层对其物相、微观形貌和压敏电阻特性的影响。通过XRD、SEM和I-V特性测试结果,表明热处理温度为850℃、热处理氛围为O2、保温时间为1h,升温速率为4℃/min的热处理工艺下获得的多组分掺杂ZnO薄膜晶相齐全、表面致密、晶粒均匀且具备良好的压敏电阻特性,非线性系数达到最大值为9.23;添加Bi---2O3膜层后制备的ZnO-Bi---2O3-ZnO叠层薄膜的压敏电阻特性进一步提升,即非线性系数增大到α=15.49。同时,基于双肖特基势垒模型（DSB）分别解释了其导电机理,发现在多组分掺杂ZnO薄膜内晶粒与晶界存在肖特基势垒,其势垒高度?B为0.661eV;在单层薄膜的基础上添加Bi---2O3膜层后薄膜势垒高度?B提升到0.717eV。表明Bi---2O3膜层的添加会使更多的Bi元素偏析于ZnO薄膜晶界处,促进薄膜样品肖特基势垒高度的升高,非线性系数增大。在365nm波长的紫外光照射下对薄膜样品进行I-V特性测试,发现薄膜样品均存在明显的光敏行为,因此紫外光可实现对薄膜压敏电阻低压化的调控,紫外光照射下多组分掺杂ZnO薄膜压敏电阻的阈值电压Vb从13.2V降低至8V,ZnO-Bi---2O3-ZnO叠层薄膜压敏电阻阈值电压Vb从17.1V降低为13.8V。（2）通过优化制备工艺（如溅射功率、溅射时间等）制备Al掺杂ZnO（AZO）薄膜,对薄膜样品进行XRD、UV-Vis、PL、霍尔效应等表征,实验结果表明在制备条件为溅射功率100W,溅射时间为15min的实验条件下制备的AZO薄膜沿c轴择优生长,晶粒尺寸约20.9nm,且在可见光区域的平均透光率为82.7%,光学带隙为3.266eV,此时薄膜电阻率最低为0.57 × 10-3Ω·cm,薄膜表现为导电性能良好的n型半导体材料。（3）在Al掺杂ZnO（AZO）薄膜的基础上依次沉积制备AZO-Bi---2O3-AZO叠层薄膜,通过改变中间层Bi---2O3层溅射时间可自主控制不同厚度的叠层薄膜,对其进行I-V特性测试,发现AZO-Bi---2O3-AZO叠层薄膜压敏电阻的阈值电压与Bi---2O3层溅射时间成正相关,其阈值电压呈增大趋势,而晶界势垒和非线性系数均先增大后减小,当中间层Bi---2O3层溅射时间为15min时表现出最优异的压敏电阻特性,此时叠层薄膜压敏电阻的晶界势垒为0.637eV,非线性系数α为10.64,阈值电压为7.1V,漏电流为6.648 × 10-5A。实验结果表明,将 AZO-Bi---2O3-AZO（15min-15min-15min）叠层薄膜在500℃的O2氛围下进行热处理后成功获得低压薄膜压敏电阻,叠层薄膜压敏电阻的非线性I-V特性进一步提高,此时薄膜样品表现出更加优异的压敏电阻特性,即薄膜压敏电阻的非线性系数α=22.62,阈值电压为4.7V。这样,我们的工作为实现压敏电阻小型化和低压化提供了有效的方法及思路。