低功耗蓝牙(BLE)凭借其低复杂度、低成本、超低功耗等特性,已经突破了蓝牙传统应用领域,具有广阔的市场应用前景。而在蓝牙数据通信中数字基带接收电路主要完成底层数据解调处理,是整个蓝牙硬件开发的关键,为此本文设计了一种面向BLE的数字基带接收电路,该电路具有结构复杂度低、占用资源少等特点。论文在确立了整体接收电路架构基础上,对数字下变频及镜像抑制、直接鉴相解调、位同步等关键电路进行了详细的理论分析和设计,然后对各关键电路进行了Matlab建模仿真,并给出了相应电路及系统解调性能的Matlab仿真结果。在此基础上综合考虑了电路解调性能和结构复杂度两方面因素,论文对各关键电路进行了RTL级的电路设计、优化,以及RTL仿真结果的分析。同时针对传统镜像抑制、相位检测电路结构复杂、占用资源等问题作了改进提高,通过选取低中频及特殊相位,经过简单的乘积转换,用加减器代替了传统镜像抑制电路中复杂的乘法器电路,简化了电路结构,其次利用检测相位的对称性将传统相位ROM表范围由[-π,π]缩减到了[0,π/4],减小了ROM表存储量。论文最后对设计电路进行了FPGA验证和DC综合。结果表明,在8MHz系统时钟,信噪比10dB条件下,本文设计的BLE数字基带接收电路可以正确解调接收信息,误码率小于0.1%,具有一定解调性能。改进后的镜像抑制电路、相位检测电路相比传统电路硬件资源分别节省了75.64%、26.80%。