随着超宽带无线通讯、个人数码、网络多媒体视频等技术的迅速发展，电子设备对计算和通讯的需求进一步增长，也对SoC芯片设计提出了新的挑战：在单一芯片上集成多个处理器以提升芯片计算性能成为一种可能的解决方案。另一方面，硅工艺加工技术已步入纳米阶段，在单一芯片上集成数十亿个晶体管已经成为现实，为片上集成多处理器奠定了技术基础。近年来国际上诸多研究机构以及大型企业陆续提出MPSoC(Multi—Processor System on Chip，多核片上系统)概念，并迅速成为研究热点。本文通过研究MPSoC的相关基础问题，如高层次系统建模、片上总线等，基于FPGA实现了一款集成四个ARM核的MPSoC，该MPSoC采用层次化AMBAAHB总线结构和非统一的内存访问(NUMA)架构，并进一步研究了基于MPSoC的并行应用程序开发。 本文阐述了SoC和MPSoC的概念及其设计方法，介绍了ARM9E处理器核的特点、AMBA AHB协议的内容，以及本文采用的软件开发交叉编译环境。采用SystemC建立MPSoC系统的交易级模型，并完成了通信细化；采用Verilog HDL硬件描述语言实现了MPSoC中仲裁器、译码器、总线桥、存储器接口、旗语控制器和多路选择器等各个模块的RTL级模型：最后，采用Quartus Ⅱ软件完成综合、布局布线，并在配置有AItera Stratix Ⅱ系列器件的开发板上实现该MPSoC，并调试通过。在RTL级到FPGA实现的过程中，采用Modelsim工具分别实现了逻辑仿真和门级仿真。为了充分利用多处理器核的计算能力，应用程序必须根据系统架构的特点重新编程以实现并行化。本文在讨论并行计算基本理论的基础上，以Cooley—Tukey FFT算法为例，针对本文实现的MPSoC平台，对算法进行分解、并行化处理。算法程序采用ARM汇编和C混合编程实现，实验结果表明该算法有较好的并行执行效率。