论文部分内容阅读
我国目前正在建设的新一代无线通讯系统(5G)要求更高的数据吞吐量、更快的响应时间以及更低的功耗,而数据转换器作为无线通信系统内的关键部分,也正朝着高性能、低功耗的方向发展。电流舵结构由于能够兼容标准CMOS工艺、支持高采样率,一直在高速高精度数模转换器(DAC)中占据主流位置,不仅如此,它还能通过低压电流模技术获得较低的功耗,所以研究高性能、低功耗的电流舵型DAC具有重要意义。本文基于TSMC 40 nm CMOS工艺设计了一款10位双通道电流舵型DAC,并详细分析了其模型、电路、版图及测试四个方面的内容。本文首先对数模转换器的国内外发展历程与研究意义进行了探讨,阐述了数模转换器的基本工作原理、主要分类以及特性参数,并总结出了电流舵结构的优势。然后,通过分析DAC的分段比例对性能和面积的影响,确定了高6位采用温度计码,低4位采用二进制码的分段结构,并在SIMULINK环境下建立了该DAC理想的行为级模型和相应的误差模型。借助上述模型,分析了电流源的失配误差、有限输出阻抗以及开关管的时钟馈通效应对DAC特性的影响。其次,逐一介绍了电流基准电路、单位电流源电路、开关驱动电路、6-63译码器等DAC主要模块的电路设计过程,给出了DAC版图的整体布局以及电流源阵列的版图排布方式,并对电流源阵列中所采用的阶梯状对称排布方式和Tree-H型的电源线布局进行了详细分析。最后,提出了芯片的整体测试方案,重点分析了针对线性误差的关键点测试法,完成了芯片的测试。测试结果表明,本DAC的DNL小于0.52 LSB,INL小于0.5 LSB。当给输入施加一个频率为1 MHz的满摆幅正弦波,时钟采样频率为32 MHz时,DAC的信噪比(SNR)为58.02 dB,无杂散动态范围(SFDR)为72.2 dB,测试结果表明该DAC低频下的动态特性比较良好。当输入信号频率为5 MHz,时钟采样频率维持32 MHz时,DAC的SFDR为66.15 dB,满足设计规范的要求,但DAC在高频下的动态特性还需要进一步提高。该DAC芯片的有效面积为0.15 mm~2,功耗小于6 mW。