集成电路的设计、制造和测试是集成电路产业链的三个主要环节,随着芯片集成度的大大提高,利用传统的方法进行测试也变得越来越困难,这就需要我们在集成电路设计阶段就为测试做准备,这样的结构就是可测性设计。StrongARM处理器是一款与ARM系列处理器兼容的嵌入式处理器,本文针对StrongARM处理器的结构特点,研究了内部扫描路径、边界扫描、内建自测试等可测性设计技术,并设计完成了嵌入式存储器的内建自测试控制器和整个芯片的边界扫描控制器。扫描测试是一种应用较广的结构化可测性设计方法,它通过对扫描触发器的修改,在芯片内部构成扫描路径,大大提高了电路内部节点的可观察性和可控制性。本文采用了多路选择器型扫描单元和全扫描策略对StrongARM处理器进行内部扫描设计。内建自测试(BIST)结构可以在电路内部建立测试生成、施加、分析和测试控制结构,使得电路能够对自身进行测试。本文针对StrongARM处理器内部嵌入式SRAM的结构特点,设计完成了存储器的可编程BIST控制器,该结构可以集成多种测试算法,并由指令编程控制。边界扫描结构是把扫描结构扩展到板级或系统级而构成的测试结构,它允许测试图形和测试响应结果串行输入和输出。本文结合IEEE 1149.1标准对StrongARM处理器设计实现了边界扫描的控制结构,并对指令进行了扩展,添加了内部扫描指令和存储器内建自测试指令,使其能够控制芯片内部的测试,节约了测试端口。