SOC(System On Chip)是近年来逐渐兴起的新型集成电路设计技术，它以传统的集成电路设计技术为基础，但又不同于传统的集成电路设计技术，实现了集成电路设计技术从“自下而上”到“自上而下”的质的变化。SOC设计方法的基础构件是功能模块和子系统。这种芯片含有一个或多个主要的功能模块，如CPU核心、数字信号处理核心和其他的专门处理功能模块，还还含有一些其他的功能模块，如静态RAM、ROM、EPROM、闪存、动态RAM以及通用或专用I／O功能模块，这些功能模块以标准的IP形式实现。SOC实现了电子设计从PCB板级系统设计到芯片级系统设计的飞跃。随着设计复杂度的增大，可靠性成为SOC设计中一个重要的研究课题。本课题我们就是基于这样一个现实，对SOC设计中的可靠性问题进行了深入的研究，在设计过程中采取了全面的可靠性策略，使所设计的SOC尽可能的达到比较高的可靠性，能够应用于高可靠性应用领域。本课题中设计的SOC采用AMBA总线协议，符合SPARC V8构架。本文中我们采用奇偶校验、TMR(三模冗余)寄存器、片上EDAC、流水线重起和强迫CACHE不命中等多层次容错机制来提高SOC的可靠性。文中分析了这几种容错机制的设计原理，介绍了片上研究的着眼点，并给出了主IP核的VHDL代码。几乎所有的CPU都采用一些奇偶校验、流水线重启等常规容错措施，像IBM S／390 G5还采用了写阶段以前的全部流水线复制技术，Intel Itanium采用了混合ECC和校验编码等技术，但都没该SOC这样采用如此全面的容错措施。经验证所设计的SOC具有很高的可靠性。验证是SOC设计中的一个难点。SOC中需要集成大量的IP核，IP核并不是独立存在的，各IP核之间存在着数据交互和总线竞争，只有通过IP核协同验证才能接近真实情况。SOC的规模和功能在不断急剧膨胀，使得设计验证日益重要，向业界提出了巨大挑战，已成为了整个SOC设计流程的瓶颈。现存有许多验证方法，都有自己的优缺点。本文中我们根据自己所设计SOC的特点，搭建了一个基于大容量FPGA的SOC逻辑验证平台，并用此平台对所设计的SOC进行了逻辑功能验证。结果显示此平台能够可靠运行，所设计的SOC也能在该平台上顺利运行并具有很高的可靠性。同时，我们用ALTERA公司的niosⅱ核配置了SOPC并用所搭建的验证平台进行逻辑功能验证，结果所配置的SOPC能够在平台上顺利运行并得到了逻辑功能验证，所搭建的验证平台可作为通用的SOC验证平台。本课题属于开发研究型课题，是为实际应用服务的。对任何一个应用系统来说，可靠性是首要考虑的问题。我们从多个方面对多IP复用SOC的可靠性进行研究并进行验证。这种具有较高可靠性的SOC在像工业控制、医疗控制、特别是航空航天这种高可靠性应用领域中有较高的应用价值。在越来越多的可靠性应用中，这种研究有着广泛的应用前景。同时所搭建的验证平台可作为通用的SOC验证平台对SOC设计验证具有广泛的应用价值。