高速动车在中国铁路车辆中的比重越来越大。高速动车速度快、结构精密,加上线路的复杂性,开展高速动车试验显得很迫切。针对高速动车环境的特殊性和传统的铁路车辆检测设备的缺陷,设计一种基于USB (Universal Serial Bus,通用串行总线)技术的高速动车试验数据读写控制器。系统设计包括三个部分：系统硬件部分设计、下位机控制软件设计和上位机软件设计,文章详细介绍了各部分的设计方案和编程方法。系统硬件部分以ST公司32位Cortex-M3内核低功耗、高性能微控制器STM32F103为核心,外围电路主要包括数据采集电路、本地闪存存储器电路和U盘存储接口电路。闪存与微控制器通过STM32F103独特的可变静态存储器控制器连接,U盘存储接口通过南京沁恒电子公司的USB总线结构芯片CH375扩展,软件负责将闪存中数据以FAT32文件格式写入U盘。文章介绍了各硬件模块的电路组成和器件特性。下位机软件以嵌入式实时多任务操作系统μC/OS-Ⅱ为框架,将系统总体功能划分为采样数据保存、闪存存储、U盘转存以及通信等四个任务来管理。文章介绍了每个任务的软件结构和任务间的通信和同步信号。上位机软件采用Borland C++Builder 6.0作为软件集成开发环境,采用软件集成的VCL控件实现快速软件设计。上位机软件功能包括下位机监控和FAT32格式数据解包。通过对系统各部分及整体的测试和调试,下位机系统能够完成数据采集和存储任务,并能与上位机实现通信,上位机程序监控功能和解包数据功能正常。验证了系统设计方案可行。