电荷泵锁相环(Charge-Pump Phase-Locked Loop,CPPLL)因其低功耗,低抖动,高速度,工艺实现相对容易等特性而具有广泛的应用范围。采用锁相环技术为微惯性器件驱动电路提供并保持精确稳定的频率信号,对于提高微惯性器件的精度和稳定性具有重要的现实意义。本文在分析了电荷泵锁相环的基本工作原理的基础上,详细研究了各个组成模块的工作原理,锁相环系统的线性模型;确定了主要的性能指标,并对其噪声特性进行了具体分析;理论分析之后,对锁相环的各个模块的电路结构进行了设计和仿真。本文设计了一种鉴相性能准确稳定、精度高、无鉴相死区的鉴频鉴相器;电荷泵的设计采用镜像电流源降低充放电电流的不匹配,采用单位增益放大器抑制电荷共享效应;选择了四级环形差分压控振荡器,并通过大量的仿真对参数进行调整使其在中心频率附近得到良好的线性度。利用得到的各个模块的重要参数计算了系统的环路参数;通过系统行为级仿真将环路参数进行优化,进而实现整体电路仿真,并根据所设计的电路进行了版图设计及后仿真。本课题基于实验室现有的0.5μmCMOS工艺对电荷泵锁相环进行设计和仿真。系统工作在5V的电源电压下,前仿真得到的仿真结果显示输入为10kHz的方波信号时,系统的建立时间约为6ms,输出信号频率抖动约为0.186Hz,频率稳定性精度达到0.186/10000,周期抖动931.32ps,静态功耗为6.3mW。通过计算得到系统的相位裕度为53°,-3dB带宽为1.09kHz;后仿真得到系统的建立时间为9.72ms,输出信号周期抖动为1.87ns,频率抖动为0.286Hz,频率稳定性精度为0.286/10000。与前仿结果相比,后仿真结果表明版图实现中的寄生效应在一定程度上降低了锁相环系统的性能,但仍满足设计要求。