高速大面阵CMOS图像传感器在工业控制、医学成像和消费电子等众多领域有着非常广泛的应用。模数转换器（Analog-to-Digital Converter,ADC）作为CMOS图像传感器读出电路的重要组成部分,其性能很大程度上决定了图像传感器的整体性能。在高速大面阵CMOS图像传感器中,更高的帧率和分辨率使单位时间内需要转换的数据量十分庞大,这就要求ADC具有很高的转换速度。通常情况下,高速ADC的实现需要消耗很大的功耗,一方面会缩短设备的续航时间,减少其使用寿命,另一方面会升高芯片温度,使电路中的非理想效应更加显著,影响图像传感器的成像质量。因此,本文对CMOS图像传感器中ADC的低功耗设计展开了研究。本文首先分析了CMOS图像传感器的工作原理和读出架构,针对高速大面阵图像传感器高帧率和高分辨率的设计要求,选择列级循环ADC（Cyclic ADC）作为研究对象,并且指出了典型结构的Cyclic ADC在功耗方面还有很大的优化空间。然后,本文提出了一种电容与电流缩放式Cyclic ADC,通过将电容和偏置电流源分拆并使它们浮动连接在电路中,使ADC可以在低位量化期间显著降低电容负载和偏置电流。Cyclic ADC的残余位量化特性使其在低位量化时产生的输入参考噪声较小,通过略微增加最高有效位（Most Significant Bit,MSB）量化期间的电容负载就可以消除由低位量化时由电容缩放所产生的额外噪声。结果,Cyclic ADC在保持转换速率和噪声水平不变的条件下实现了更低的功耗。最后,本文为运算放大器设计了一款动态偏置电路,可以实时监测运放输入电压变化,在运放非线性建立过程中提供瞬时动态电流,从而降低运放对压摆率的要求,进一步减少了系统的功耗。本文采用0.13μm CMOS工艺进行电路设计和仿真。仿真结果表明,在1.04MSPS的采样速率下,提出的Cyclic ADC的有效位数（Effective Number of Bits,ENOB）达到了13.54位,功耗为631μW。本设计与典型列级Cyclic ADC相比,平均功耗降低了35.1%,品质因数（Figure of Merits,FOM）为0.055p J/conv-step,处于当前较为领先的功耗效率水平,十分适用于高速大面阵CMOS图像传感器。