频率源是现代电子设备的重要组成部分,对系统的性能有着举足轻重的决定作用。随着数字电路和微电子技术的飞速发展,对频率源信号的要求也越来越高。人们已经不仅仅着眼于提高频率源信号的质量,而是开始强调频率源信号的快速连续变化。快速连续可变频率源技术必将成为无线通信乃至其他领域发展的一个主要趋势。本文先介绍了DDS和PLL的理论与特点,列举分析了常用混合式频率合成方法,根据教研室项目1～133MHz逐比特变速率接收机对频率源信号的要求,确定了高分辨率可变频综器的设计方案。设计中混合使用了直接数字频率合成技术和锁相环频率合成技术,DDS为PLL提供基准输入信号,利用PLL对其信号进行倍频、分频及净化处理,最终得到项目所需的各种时钟信号。直接数字频率合成技术具有频率分辨率高、切换速度快、相位连续、输出相位噪声低和可以产生任意波形等优点,但同时有杂散抑制性差的缺点。锁相环有良好窄带跟踪特性,使被锁定的频率具有与参考频率一致的频率稳定度和频谱纯度,对杂散的抑制性能良好。本可变频综器的设计方案综合了DDS和PLL两者的优点,同时在很大程度上克服了两者的缺点,保证了信号质量。利用FPGA技术实现了频综器产生时钟的快速连续可变,很好地满足了课题需求。从而在确保信号质量的条件下实现了频综器信号频率的快速连续变化。