目前,卫星通讯正朝着深空、高速率、高可靠性、高保密性的方向发展,以往传统的数据通信方式已经不能满足当前需求,因此常用的方法是在数据链路中加入了各种纠错编码。纠错编码与纯粹的QPSK 调制通信相比,能够获得不同的编码增益[1],在低信噪比下也能获得极低的误码率[2]。这意味着在不改变地面接收条件下,卫星可以工作于离地球更遥远的深空或更恶劣的环境下。因此,卫星通信中的纠错编码已经成为当前空间电子学的研究热点,现在已经出现的性能较为优良的纠错码有卷积码、RS 码和Turbo 码。与各种纠错编码相比,REED-SOLOMON(RS)码具有很好的纠正随机错误和突发错误的能力。CCSDS[3](Consultant Committee of Space Data System)已经建议在数据链路中采用RS 纠错编码。当前的“双星计划”已经采用RS 纠错编码技术,但由于译码的复杂性,虽然下行数据的速率比较低(<10Mbps),仍然采用的是软件译码,无法保证通信的实时性。在未来的空间探测中(探月计划等),卫星距离更加遥远,通信速率将高达150Mbps 以上,因此采用专用的硬件设备进行译码成为必然。RS 码由于译码算法较为复杂[4](基于有限域的算法),译码速率低(50～80Mbps),译码延时较大,尚无专用于航天信道的RS 码译码芯片。为此,我们首先研究了相关的RS 译码算法,提出了复数基的有限域元素表示法,并在此基础上,研究了有限域快速乘法器,简化了有限域乘除法的复杂度。结果表明,该方式大大降低了FPGA 面积的使用,从而降低了译码延时。然后研究了该译码器的时序问题,尽量实现流水方式译码[5],同时,由于卫星信道对数据传输格式有特殊要求,需要符合CCSDS 提出的标准,需要对数据进行同步、解扰和解交织,为了保证数据实时性,这些功能都采用了硬件方式实现,最后考虑使用PCI 总线对译码数据进行实时记录。最终课题采用了FPGA 作为硬件平台,使用EDA 方法进行设计Top-Down 设计,着力于译码算法的简化和流水线译码的实现。借助功能强大的EDA 工具,在硬件设计时尽量考虑了信号完整性[7]的问题,将系统仿真贯穿于设计始终。最终做到了线路板级设计一次成功。结果表明基于复数基的有限域表示法设计的RS 译码器能够明显的提高译码速率和减小译码延时。作者期望本文研究工作能够对信道纠错编译码技术起到积极的作用,为高可靠的卫星数据链路的开发提供参考。