时至今日,随着超大规模电路和超深亚微米工艺等相关技术日趋成熟,与之而来的问题愈发突出,存储器良品率已无法满足工业生产需要。目前芯片的测试成为制约芯片发展的一大瓶颈,由于半导体工艺提高测试难度成本增加,集成电路自动测试机(Automatic Test Equipment)测试已无法满足常规测试需求,为了解决测试问题,关于芯片的内建自测试BIST研究越来越深入。在片上系统(SOC)的微电子应用中大容量嵌入式存储器对内建自测试的依赖愈加突出。由于嵌入式存储器难以从芯片管脚访问,从内部测试恰好解决此问题。对测试时所检测到的故障模型尽可能大面积覆盖,提高良品率促进工业生产。所以,有效的故障模型,有效的测试算法及其实现是嵌入式存储器内建自测试设计的关键所在。本篇论文主要针对时下内建自测试BIST和相关算法优化的研究。本文首先介绍目前测试技术的发展,然后对静态随机存储器SRAM、故障类型进行详细说明,随后详述了MBIST工作流程。最后重点阐述了March算法及其变种,详细分析解读了相关故障模型的原因和解决途径。在目前常用算法March C-的基础上提出自己的新算法March C-D,对March C-无法覆盖的伪读破坏故障DRDF进行了良好的覆盖,并详细分析此算法针对相关故障进行测试工作的过程,得到理论上的验证。最后基于Modelsim平台进行仿真验证March C-D算法的正确性和可行性。此改进算法有更高的覆盖率,并降低MarchC算法检测故障时的重复率。对进一步提高芯片的检测的良品率有显著效果。