逻辑分析仪可以将信号的逻辑电平以及信号间的时序关系在仪器界面上直观的显示出来,从而帮助用户实现数字系统的开发测试。随着数字电路的工作频率越来越高,逻辑分析仪需要对高速信号实现高速采集和触发以满足测试需求。目前,国内逻辑分析仪采集和触发等功能指标相比国外逻辑分析仪产品有较大的差距,因此,高速采集和触发技术的研究可以为国内高性能逻辑分析仪的出现打下坚实基础。本文结合本课题研制逻辑分析仪样机中承担的相关研究任务,针对逻辑分析仪高速采集和触发技术展开深入研究:1、高速定时分析技术研究:相比移位采样法,多相采样法可通过时钟分相降低采样时钟频率,提高信号完整性,但需要实现高精度时钟延时。同时,由于高速信号在传输通道的损耗,接收端应采用数字逻辑电平匹配电路和均衡器电路以实现信号高速准确采集。2、高速状态分析技术研究:受限于触发器建立时间和保持时间的限制,触发器电路无法实现高速状态分析。基于高速定时分析方案,提出高速状态分析方案,将外部数据和外部时钟同时高速采集,并在时钟信号上升沿提取数据信号中的有效数据。3、极窄毛刺检测技术研究:当毛刺信号脉宽极窄时,跳变沿检测方案无法有效识别毛刺信号跳变沿,故将毛刺信号跳变沿检测转化为并行数据跳变沿采集间隔计数,实现极窄毛刺检测。4、高速触发技术研究:在采集电路同步的基础上,研究高速触发电路设计方案,并实现触发信号同步和触发信号高速传输。同时,以边沿触发、毛刺触发以及码型触发为例详细分析高速触发电路设计。本文对高速采集和触发电路中的关键技术进行实验验证,确保设计方案无误。同时,对逻辑分析仪的主要功能和关键指标进行了测试,测试结果表明,逻辑分析仪的定时分析速率、状态分析速率、最小可识别毛刺宽度、多通道同步以及触发方式等功能和指标均达到了设计要求。