片上系统(SoC:System-on-a-Chip)需要在单个硅片上实现模数混合集成。与数字系统工艺兼容、功耗面积等指标优化的高性能模数转换器(ADC:Anolog to Digital Converters)是片上系统中非常重要的单元。因此,基于标准CMOS工艺的高速、高分辨率、低功耗的A/D转换器的研究正日益受到重视。而流水线结构ADC因其高分辨率、高精度及在速度与功耗之间良好的折中而倍受青睐。本文研究了一个33Msample/s的1.5bit/stage 10位流水线结构ADC。该模数转换器采用tsmc 0.35μm工艺实现。流水线结构模数转换器的优点是在保证高速工作的同时,可实现8位以上高分辨率,并且大大减少了比较器个数,从而减少了面积,降低了功耗。本文研究了流水线结构的CMOS模数转换器,做了以下工作:(1)在传统的l.5bit/stage流水线结构ADC的基础上,对系统模块结构进行优化改进。改进后的系统前九级都采用相同的单元结构,使得设计更加模块化,而第十级仅需要一个精度要求不高的比较器,却可以对第九级进行数字校正。大大降低了电路设计的复杂度,节省了设计时间。并在Matlab/simulink仿真环境下对其进行了模拟仿真。(2)分析研究了部分核心单元电路:采样保持电路、子ADC、子DAC等。并在Pspice环境下对其进行了模拟仿真。采用了一种动态比较器来提高速度、降低功耗,该动态比较器直流功耗为零。(3)分析了几种系统误差。流水线结构ADC的系统误差主要是:增益误差、子ADC误差和子DAC误差。本文分析了这些误差产生的原因。并且采用增益误差校正技术和比较器数字校正技术这两种校正技术。