我国航天事业的快速发展对高可靠、抗辐射的集成电路提出了迫切的需求。标准单元库是ASIC设计的基础,高可靠、抗辐射的标准单元库对于宇航级ASIC设计来讲是必不可少的。本文以宇航级CPU设计课题为依托,分别基于0.5μm PDSOI和0.18μm体硅CMOS工艺,自主完成了抗辐射标准单元库的设计与验证。本文的主要工作和成果包括：1、总结和归纳了标准单元库设计中单元尺寸选择和特征化参数选择两个核心理论；从布线资源、单元面积、性能三个方面系统阐述了版图优化方法,并在此基础上设计和实现了标准单元库。2、依据可靠性理论和抗辐射机理,从电路和版图两个方面对标准单元进行优化设计。在SOI单元库设计中,采用体引出技术抑制SOI工艺下特有的单管闩锁现象,同时通过抑制浮体效应减少电荷收集；在体硅单元库设计中,主要在电路级采用多种抗辐射加固技术对组合逻辑和时序逻辑进行加固；同时使用filler单元构建保护环的方案可以有效提高标准单元的抗SEL能力。3、改进了若干测试电路,并设计了多种DFF触发器建立保持测试电路,最后设计了整个标准单元库的测试芯片；对DFF类型触发器的建立保持时间进行了详细的分析,并推出影响建立保持时间的等效电路,为设计高速DFF提供理论支持；针对闩锁效应测试标准,采用虚拟仪器平台设计实现了标准单元库的闩锁效应测试系统。