功耗建模与评测是现代低功耗设计的基础。由于芯片设计规模的增长，进行快速的门级功耗评测成为设计流程中的重要问题。同时，在设计周期的前端进行高层次功耗建模与分析，逐渐成为低功耗微处理器与SoC设计的必要条件。本文主要研究标准单元CMOS电路动态功耗建模与评测方法，建立了一个基于所提出技术的周期精确级动态功耗建模与评测平台。本文的主要创新点和贡献包括：　　 1.提出基于三维参数的贝叶斯功耗模型建立方法：在功耗与信号统计分析的基础上，选择贝叶斯分类法建立周期精确的功耗宏模型。通过分析信号特征对电路功耗的影响，选择输入信号密度Pin，输入跳变密度Din，输出跳变密度Dout作为贝叶斯推理的三维特征参数，并证明了上述特征参数对信号时间和空间相关性信息的覆盖。基于ISCAS85基准电路的实验表明，该建模方法较目前的门级功耗分析速度提高900余倍，周期功耗平均误差为11.0％。　　 2.提出基于层次参数分析技术的贝叶斯功耗模型优化方法：为提高三维特征参数贝叶斯功耗模型的分析准确度，在功耗分布和内部节点状态分析的基础上，发现了仅使用端口参数的不足。进而定义了门单元级数的计算方法和层次参数的概念，提出使用层次参数分析的技术提取电路内部关键层的翻转密度作为参数，与端口信息共同参与贝叶斯模型的功耗计算。基于ISCAS85基准电路的实验表明，该方法使原始模型的周期功耗误差相对降低21.9％；同时保持了相对门级功耗分析2个数量级的加速比。　　 3.提出结合输入信号翻转概率自适应计算与向量压缩的最大功耗下限评估方法：针对模拟方法评测最大功耗速度缓慢的问题，使用贝叶斯功耗模型和层次参数分析技术进行向量压缩，优选出可能生成最大功耗的向量进行详细分析。基于输入信号翻转情况和最大功耗生成的关系分析，设计了输入信号翻转概率自适应计算与向量生成方法，结合贝叶斯向量压缩技术进行最大功耗下限评测。基于ISCAS85基准电路的实验表明，该评测方法平均加速比达163倍，最大功耗下限分析结果相对固定高翻转密度的原始序列提高1.99％。　　 4.提出时序电路的层次参数分析与功耗评测方法：针对时序电路存在信号寄存与信号环路的特点，提出对寄存信号进行特别逻辑深度赋值的方法进行层次参数分析。基于ISCAS89基准电路的实验结果表明，基于层次参数分析的模型周期功耗误差为6.7％。进一步的，探索了最佳层次参数选择的经验规律。通过实验分析，发现在层次累计门单元占总门单元四分之三左右时，模型的误差达到最小。同时实现了结合翻转概率自适应计算与向量压缩的最大功耗下限评测，实验显示最大功耗下限提高1.69％，分析加速比达38倍。　　 5.建立了标准单元CMOS电路的周期精确级功耗评测平台：基于上述各项技术，构建了一个周期精确级功耗和最大功耗下限评测与建模平台，提出了一套与现有EDA设计流程兼容的周期精确级功耗和最大功耗下限的评测流程。以北大众志定点处理器UniCore32-Ⅱ的数据通路模块为实例，验证了该平台的评测效果。实验数据表明，该平台能够有效加速功耗分析，快速提取模块功耗特性参数，为高层次功耗模型的建立提供支持。