论文部分内容阅读
集成电路,是信息社会的基石。压控振荡器（Voltage-controlled Oscillator,VCO）和锁相频率合成器（Phase-Locked Loop Frequency Synthesizer,PLLFS）是无线通信的心脏,其诸多指标深刻影响着通信系统的性能。微电子技术的提高和无线通信技术的发展使得硅基CMOS工艺射频集成电路（Radio Frequency Integrated Circuits,RFIC）设计成为学术界研究的热点。本文研究VCO和PLLFS的基本原理、常用结构和设计方法。基于华虹宏力（HHGRACE）0.13μm CMOS工艺设计了一款X波段宽带线性调谐电容电感压控振荡器（LC-VCO）。研究了LC-VCO的具体应用,设计了一款带有自动频率校准电路（Auto Frequency Calibration,AFC）的小数型PLLFS。研究工作总结如下:1、调研了X波段VCO和PLLFS的研究近况,分析了VCO和PLLFS的基本原理和电路结构,研究了数模混合芯片的仿真、设计与实现方法。2、研究了X波段LC-VCO的宽带、线性调谐及低噪声低功耗设计方案。采用数字信号控制开关电容切换的设计方案实现VCO宽带设计。采用可变电容C-V调谐特性优化设计方案提高了VCO调谐线性度。采用负阻电路结构和高Q值的无源器件提高相噪特性,并且采用了电流复用技术和低电源电压实现低功耗设计。完成了X波段宽带线性调谐LC-VCO的电路设计、物理实现、规则检查和后仿真验证。后仿真表明:输出频率范围9.678-10.976 GHz,带宽12.57%,（35）KVCO为29.76%,输出9.75 GHz时相位噪声为-110.43 dBc/Hz@1MHz,输出10.6 GHz时相位噪声为-107.14 dBc/Hz@1MHz,功耗4.2 mW,扩展性能因数为-183.40 dBc/Hz。3、设计了一款X波段小数型PLLFS,包括有:预分频器电路,差分转单端电路,可编程多模分频电路（Programable Multi Modes Divider,PMMD）、（50）（35）调制器、AFC电路、鉴频鉴相器（Phase Frequency Detector,PFD）和电荷泵（Charge Pump,CP）电路。其中所设计的PMMD可以实现64-127之间任意整数分频,（50）（35）调制器为24 bits MASH结构数字（50）（35）调制器并集成了SPI从机接口,减小芯片Pad的数量。设计采用了二分搜索算法的全数字AFC模块,仿真表明AFC电路最长校准时间约20μs。最终实现PLLFS从行为级仿真、电路设计（门级电路）、EDA仿真验证、物理实现的全流程,芯片面积0.980?0.830 mm2。仿真显示校准后小数型PLLFS锁定时间小于10μs,功耗42 mW。所设计的PLLFS芯片采用HHGRACE 0.13μm CMOS工艺进行流片。4、完成了流片后VCO和PLLFS芯片的测试工作。制定了测试方案,设计了测试电路,完成了芯片COB封装,并最终对芯片测试结果进行了分析。