随着IC技术不断发展,半导体器件尺寸进入纳米尺度,泄漏电流所带来的静态功耗以及开关过程中引入的动态功耗急剧增大,这成为制约集成技术进一步发展的主要因素。为了进一步降低静态功耗以及动态功耗,需要提出新型超低功耗器件在降低电源电压的同时保证高电流输出开关比。这些超低器件包括IMOS、Feedback FET、Suspended Gate FET以及TFET。其中TFET具有工艺简单、可靠性高、工作电压低等优点,是最有应用前景的新型超低功耗器件。但是由于TFET受制于隧穿结有限的隧穿效率,开态电流不高,而且其亚阈值斜率的陡直程度与其它超低功耗器件相比依然需要降低。　　为了进一步提高TFET开态电流,降低TFET亚阈值斜率,需要从器件结构和工作机制上进行变革。本论文将在保证工艺基本兼容性的基础上从新器件结构以及新工作机制出发优化TFET。　　为了提高TFET的开态电流,提出了一种流梳栅TFET。在相同有源区尺寸下,流梳栅TFET通过充分扩展隧穿结面积,提高TFET的开态电流,方法简单有效,并且制备过程与CMOS标准工艺完全兼容。为了进一步提高TFET的开态电流,本论文对流梳栅TFET做了进一步优化。在源区引入金属硅化物,利用肖特基高效率注入电流补充TFET的开态电流,并且利用梳指沟道中的自耗尽效应,提高沟道中电子势垒高度,降低肖特基注入泄漏电流。实验成功制备出流梳栅TFET以及肖特基源极流梳栅TFET。结果表明在相同有源区面积下,在保证较低的泄漏电流的同时,采用流梳栅设计的TFET可以有效地提高TFET开态电流,而肖特基源极流梳栅TFE则可以更进一步提高TFET的开态电流。相比常规TFET,开态电流有接近3个数量级的提升,电流开关比达到107。　　为了降低TFET亚阈值斜率,提出了一种条形栅TFET,利用沟道中的自耗尽效应提升沟道中能带,降低隧穿发生时隧穿势垒宽度,实现隧穿电流更陡直的开启,降低亚阈值斜率。通过模拟分析,条形栅TFET可以有效地降低亚阈值斜率,但是在小尺寸下,由于受到寄生隧穿结隧穿的影响,亚阈值斜率会退化。为了抑制寄生隧穿的影响提出了Short gate结构,T型栅电极结构,阶梯栅介质以及异质栅介质等方法优化小尺寸条形栅TFET。　　通过在条形栅TFET自耗尽区中引入Pocket层,提高隧穿结处电场强度,进一步降低TFET的亚阈值斜率。模拟分析表明,采用Pocket层的条形栅TFET,不仅可以抑制寄生隧穿结隧穿,而且可以减小器件特性对Pocket层的深度以及宽度的依赖关系。实验制备了条形栅TFET以及Pocket条形栅TFET,制备过程与CMOS标准工艺完全兼容。实验结果表明条形栅TFET的亚阈值斜率相比常规TFET有所降低,而Pocket条形栅TFET的亚阈值斜率为36mV/dec,第一次在硅基TFET上实现小于40mV/dec的亚阈值斜率。　　为了提高TFET的开态电流同时降低TFET的亚阈值斜率,提出一种隧穿触发注入场效应晶体管(TI-FET)。通过在沟道中插入一个N型Pocket层,在沟道价带中引入一个空穴势垒同时在导带形成一个电子势肼。在关态,空穴势垒可以阻止漏极空穴向沟道注入,降低泄漏电流。而在开启过程中,沟道中的电子势阱在俘获隧穿电子后会变浅,因此会引起沟道中空穴势垒的降低,导致更大的空穴注入电流,形成空穴注入电流对电子隧穿电流的放大。相比常规TFET,TI-FET通过这种隧穿放大效应,开态电流提高了1.5个数量级同时亚阈值斜率降低约27％。