论文部分内容阅读
本论文针对应用于无线传感器网络节点接收机的流水线模数转换器(ADC)，重点研究了流水线ADC的电路设计技术和低功耗设计方法，使用0.18μm混合信号CMOS工艺设计并实现了两款1.8V40MS/s的中等精度流水线ADC。
在系统设计方面，首先对流水线ADC的非理想误差来源进行了全面的理论分析，讨论了各种非理想误差对流水线ADC性能的影响，推导了满足精度和速度要求的电路设计指标和采样电容值。接着建立了流水线ADC中MDAC模块的热噪声模型，进而推导了流水线ADC的输入热噪声功率表达式，根据系统精度对热噪声的要求，进一步对采样电容值进行了约束。
在电路设计方面，对构成流水线ADC的单元电路模块进行了详细设计和仿真验证。主要包括增益提高的折叠式共源共栅放大器，采样保持电路，栅压自举的采样开关，MDAC电路，子模数转换器，数字校正电路，时钟电路以及参考电流、电压产生电路。重点研究了保持相控制开关的导通电阻对于MDAC建立时间的影响，并提出了能够有效优化建立时间的保持相控制开关的设计方法。
在低功耗技术方面，主要研究了电容按比例缩小技术和级间运放共享技术。首先根据电容失配和热噪声这两种具体的限制情况，分别建立了流水线ADC的功耗优化模型，从理论上推导了功耗最优的电容缩小因子；接着讨论了级间运放共享的转换级电路的实现结构，分析了存在的问题和解决的方法。
基于SMIC0.18μm1P6M混合信号CMOS工艺设计并实现了两款不同结构的1.8V40MS/s的中等精度流水线ADC。第一款ADC具有10位分辨率，采用了1.5bit每级结构。测试结果表明其DNL和INL分别小于0.23LSB和0.53LSB，当输入信号频率为2.5MHz时，能够达到9位的有效位数，SFDR为62.63dB；当输入信号为20MHz时，能够达到8位的有效位数，SFDR为57.57dB，总功耗为116mW。第二款ADC具有9位分辨率，采用了级间运放共享技术来降低功耗。仿真结果表明其DNL和INL分别小于0.62LSB和0.54LSB，当输入信号频率为19.6MHz时，其有效位数为8.9位，SFDR为79.68dB，总功耗为37mW。
在系统设计方面，首先对流水线ADC的非理想误差来源进行了全面的理论分析，讨论了各种非理想误差对流水线ADC性能的影响，推导了满足精度和速度要求的电路设计指标和采样电容值。接着建立了流水线ADC中MDAC模块的热噪声模型，进而推导了流水线ADC的输入热噪声功率表达式，根据系统精度对热噪声的要求，进一步对采样电容值进行了约束。
在电路设计方面，对构成流水线ADC的单元电路模块进行了详细设计和仿真验证。主要包括增益提高的折叠式共源共栅放大器，采样保持电路，栅压自举的采样开关，MDAC电路，子模数转换器，数字校正电路，时钟电路以及参考电流、电压产生电路。重点研究了保持相控制开关的导通电阻对于MDAC建立时间的影响，并提出了能够有效优化建立时间的保持相控制开关的设计方法。
在低功耗技术方面，主要研究了电容按比例缩小技术和级间运放共享技术。首先根据电容失配和热噪声这两种具体的限制情况，分别建立了流水线ADC的功耗优化模型，从理论上推导了功耗最优的电容缩小因子；接着讨论了级间运放共享的转换级电路的实现结构，分析了存在的问题和解决的方法。
基于SMIC0.18μm1P6M混合信号CMOS工艺设计并实现了两款不同结构的1.8V40MS/s的中等精度流水线ADC。第一款ADC具有10位分辨率，采用了1.5bit每级结构。测试结果表明其DNL和INL分别小于0.23LSB和0.53LSB，当输入信号频率为2.5MHz时，能够达到9位的有效位数，SFDR为62.63dB；当输入信号为20MHz时，能够达到8位的有效位数，SFDR为57.57dB，总功耗为116mW。第二款ADC具有9位分辨率，采用了级间运放共享技术来降低功耗。仿真结果表明其DNL和INL分别小于0.62LSB和0.54LSB，当输入信号频率为19.6MHz时，其有效位数为8.9位，SFDR为79.68dB，总功耗为37mW。