本文从研究GPS信号捕获方法出发，重点就时频域相结合的捕获算法进行了深入研究；并就GPS相关干扰系统中的序列捕获单元进行了详细的方案论证，给出了序列捕获单元的详细设计。 首先，对传统的捕获算法和改进后的捕获算法进行了比较，在比较分析的基础上对时频域相结合的捕获算法流程给出了详细说明。对该算法进行深入研究后，给出了序列捕获单元的功能设计及其相应的硬件设计和软件设计。 其次，基于FPGA的序列捕获单元实现方案分为基础阶段和扩展阶段，鉴于基础阶段存在的问题，进行了扩展阶段的研究，选择扩展段数和均值段数都为两段，FFT点数为8192。基于FPGA的序列捕获单元的硬件部分划分为数据处理IP核、循环相关IP核和本地伪码产生三个部分分别实现。然后再将每个IP核划分为不同的功能模块，对每个模块都进行了时序仿真分析。 最后在实验室的环境下，对整个序列捕获单元进行了系统级测试，测试结果表明在有噪声的情况下，序列捕获单元能够完成对P码信号的直接捕获。