近年来,集成电路的工艺尺寸已经发展到5nm工艺,芯片的集成度也是不断的提高,规模越来越大,功能更是十分丰富。然而正是由于其复杂的功能,在硬件设计时可能会存在理解上的偏差,正是由于这些可能存在的偏差,将会导致流片失败,投入的资金付之东流,因此验证的重要性显而易见。然而传统的验证方法存在一些弊端,会耗费大量的资源,并且在需要进行类似验证时,平台往往复用性不高,需要大量的更改。UVM验证方法学是解决这一问题的不二方法,其有着许多的优点,例如效率高,复用性强等,使得UVM得到大规模的使用,因此,开发出一款基于UVM验证方法学的存储控制器验证平台是十分必要的。本文将项目中的基于DDR4的原始数据存储控制器与中间数据存储控制器作为待测设计,分析其在芯片运行时各个功能场景给出验证点与DDR4设置参数对功能的影响,给出搭建UVM验证平台的设计过程与方法,并且实现用一个UVM验证平台同时验证原始数据存储控制器和中间数据存储控制器,包括平台中各个组件的编写、通信方式、数据传输的路径等,同时设计激励生成器,使得激励的生成更为简单,仅仅通过txt文件输入数据,可自动生成各个层次验证时的头文件等,例如模块级的sv文件、芯片级的JTAG文件等,降低验证的工作量,提高验证效率,接着收集覆盖率结果,分析设计中出现的缺陷与问题,再进行回归测试,逐步达到充分验证状态。最后对各个功能场景内的每个功能点进行验证,选取较为典型的仿真波形进行展示,根据波形来迭代设计代码与测试向量,最终达到代码覆盖率100%,并且确保各个功能点全部实现,确保两个存储控制器模块的设计功能的正确。切实的提高了验证工作的效率。