随着半导体技术的快速发展,数以亿计的晶体管集成在单芯片上,多核片上系统的多电源域划分,功耗,吞吐量,时钟同步等问题使得芯片设计异常复杂。如果不限定测试场景,可以认为各种功能组合条件下的测试用例趋近无穷多,在有限的项目周期下很难完成芯片的设计验证工作。为了保证芯片上市时间,硅前验证做了很场景限定,因此在各个子模块及系统级做过较为完备的验证,硅后测试或者平台开发时仍会发现功能验证漏洞。如果工程样片在硅后验证时,电路内部节点状态可观测性差,片外获得信息不准确,会使得硅后追踪调试变得异常困难。为了提高芯片硅后可调试性,增加追踪数据带宽,本文做了以下研究,并取得成果。论文首先提出了一种全新的监测信号选择方式,该方式摒弃了传统的分散式监测信号选择,而采用了广播选择模式选择监测信号,即利用同一套寄存器进行监测信号选择,选择出整个芯片所需输出的监测信号。计算结果说明采用本文所设计的监测信号选择系统,选择寄存器数目线性增长,而分散式选择模式下寄存器数目则以几何级数增长。而且本文所提出的信号监测系统信号监测容量明显增大。监测选择出的信号在本文设计的追踪调试系统中被送往片上逻辑分析仪。通过逻辑分析矩阵和追踪数据输出,提高整个追踪调试系统的可调试性。为了进一步提高芯片的可追踪性,加强芯片内部状态的实时监控,文章分别对仲裁器追踪系统,总线访问的追踪系统做了深入研究,并提出单向NoC追踪系统。文章首先研究了当前仲裁器追踪结构,设计了变速率先进先出缓存,提高了仲裁器追踪系统时间戳处理能力。为了解决小数据包频繁占用外设存储带宽问题,在追踪缓存控制逻辑中设计了读阈值和超时机制,减少了追踪数据读出频次并且保证了数据输出完整性。并在仲裁器追踪系统引入溢出监测器设计,增强了该追踪结构的溢出处理能力。其后本文又研究了总线访问的追踪系统,介绍了该系统的追踪捕捉节点和时间戳处理。最后为了提高追踪数据带宽和降低追踪数据输出延迟,本文进一步提出了单向NoC追踪系统。单向NoC追踪架构解决了大规模多核系统如基带芯片的主要模块的实时调试问题。该系统流片测试数据表明,单向NoC追踪系统相较于仲裁器追踪系统带宽提高40%,网络延迟降低3倍以上;相较于功能与追踪共享NoC追踪系统带宽提高27%,网络延时降低5%以上。单向NoC的追踪架构最终以电路形式实现并流片成功,实验证明该结构提高片上系统的数据追踪效率,加快样片的调试和开发。本文设计实现了追踪系统输出模块,片上追踪系统输出设计分为外设存储输出和芯片引脚输出设计。为了减小输出数据对外设传输压力,追踪系统输出模块内设置了寄存器可配的过滤条件,经过设定的过滤条件,减少输出数据个数。根据当前最新工业标准协议MIPI STP2.2设计了相应追踪数据编码器,将数据按照协议输出至片外进行线下分析。通过并行接口输出设计,芯片引脚可在上升和下降时钟双沿向片外输出数据,将追踪数据输出数据率提高一倍,提高了追踪数据引脚输出带宽。改善可调试追踪架构之后,通过数据压缩可再次提高追踪数据带宽。追踪数据压缩分为追踪指令压缩和追踪传输数据压缩。减少指令存储是追踪指令压缩的重要环节,编译程序块中顺序执行指令占比较大,仅记录程序入口和跳转指令可以减小线性指令的存储,起到追踪指令压缩的作用。针对追踪传输数据压缩,本文利用无损压缩算法的硬件实现对追踪传输数据进行高压缩率压缩。为了节省面积,压缩引擎并没有设计在各个数据源,而是在追踪数据最终输出模块。利用Deflate压缩算法实现了硬件压缩电路。算法具体实现是各家产品硬件功能,效率差别的主要根源。本文采用了双HASH链表及4路比对模式,极大提高了 Deflate算法中LZ77的压缩效率。同时兼顾硬件资源开销,第二级压缩使用了静态哈夫曼查找表进行压缩。整个压缩数据在追踪输出逻辑进行打包输出,保证其数据完整性。最后该压缩结构在可编程逻辑阵列进行原型验证,并最终嵌入在调试追踪系统中流片量产。在硅后测试过程中,该压缩设计能够达到50%以上的数据压缩。本文研究了当前五线JTAG的片上调试技术,并在此基础上设计通用接口转JTAG桥接电路,解决了 USB或PCIE通用接口片上调试功能设计。在多核片上系统调试结构中,本文提出多核触发矩阵,多核系统暂停和核心存储设计,通过多核调试系统结构,可以最大程度保留调试现场,记录各个状态寄存器状态,利用主机进行线上或线下调试。本文最后介绍了混合信号自测系统设计。引入了 IEEE1149.4的混合信号自测调试结构并解决了芯片射频部分的测试高成本的问题。低成本复杂片上系统测试中的内建自测电路成为整个接收机和发射机设计的关键问题。目前已有的设计架构均占用了较多的硬件资源,导致成本升高。本文提供的射频内建自测结构,着重利用片上已有硬件资源,通过片上DSP,CORDIC和模数转换器对射频前端测试信号进行傅里叶分析并得到相应的信噪比等结果,并将这些结果作为关键测量参数验证射频功能。另外该自测结构利用环回结构设计,将射频部分产生的信号用来作为测试信号而避免了外部噪声的干扰。通过以上方法,减小了硬件开销。这种射频内建自测方法已经作为一种有效,低成本的设计方法用于新产品的量产。