随着系统设计技术的发展，复杂数字系统和片上系统SOC(System On Chip)已经成为集成电路发展的必然趋势。中央处理器(CPU)作为数字系统和SOC的中心组成部件，已经成为电子信息产品的核心竞争力，同时也是技术实力水平的重要标志。IP核复用技术的使用可以较大地提高片上系统的开发效率和设计周期，同时节约设计成本。　　 本文旨在运用片上系统设计的主要技术IP核复用技术，设计出一款具备基本功能、运行正常的宏指令计算机的处理器软核。在对宏指令计算机的系统结构进行了详细分析的基础上，按照由上至下的设计方法，对该MISC处理器进行了模块化划分和功能定义，成功地实现了其简易处理器核及外围模块的设计，其中处理器内部模块包括参数栈、返回栈、程序计数器、存储管理模块等，外围模块包括程序存储器ROM和数据存储器RAM。本文设计方案在系统结构中做的改进主要表现为在栈顶寄存器和数据存储器之间额外地增加相应的存储器管理模块，目的是解决目前宏指令计算机存在的不支持以字节为单位的数据存储的不足。　　 另外通过对宏指令计算机的forth语言指令集的慎重分析和认真研究的基础上，本文按照指令实现的功能对其进行分类，把指令系统分为算术逻辑运算指令、存储类指令、结构类指令、子程序调用指令、子程序返回指令、特殊类指令等指令类型，其中在进行子程序调用指令的设计过程中，通过增加调用指令扩大了软核处理器CALL指令的寻址空间。　　 通过对各类指令进行仿真和验证，结果表明设计的处理器软核能够有效地运行各类指令，并且成功地控制各个部件实现数据交互并改变相应的寄存器变量的状态。另外，本文的处理器软核与原有的MISC处理器相比在性能上有三点改善，不仅解决了原有处理器不支持以字节为单位的数据存储指令的缺陷，直接支持以字节为单位的数据存储指令；而且扩大了目标代码的空间限制，由原有的32KB增加至56KB；最后本文设计了一款汇编器，能够准确、快速地完成程序代码到机器代码的转化，提升了译码的执行速率和准确率。