计算机领域技术更新速度非常快，但计算机的基本体系结构相对来说几乎不变。可重构计算技术(Reconfigurable Computing—RC)为传统通用处理器和专用处理器(ASIC)提供了一个非常有价值的发展方向。可重构计算技术是指：数字系统制造完成以后，其硬件结构可以根据需要重新配置的技术。目前大多数研究成果基本由现场可编程门阵列器件(FPGA)和通用处理器构成，由可编程器件提供对复杂运算的加速计算能力。 可重构计算技术是一个新兴的研究领域，对它的研究无论是在国内还是在国外，都具有技术领先性。可重构计算技术处于灵活性和效率的中间位置，结合了通用和专用二者的优点，在概念上既有ASIC一样高效硬件电路实现也有类似于通用处理器的灵活性。 可重构计算的目标就是尽可能快地执行尽可能多种的计算任务。通用处理器非常适合于实现尽可能多的运算，设计目标专注于处理器快速顺序执行一条指令的能力。在某一时刻一条指令执行过程中整个处理器的部件都服务于尽快完成这条指令，至少在概念上如此。实际处理器电路中许多部分对于指令集中大多数指令是不是必要的，因此在特定时刻处理器电路中有许多硬件资源被浪费了。尽管这些浪费客观存在，但越来越高的执行速度以及诸如流水线等优化技术和存储器带宽限制等因素掩盖了这种浪费。如果没有这些掩盖，通用处理器本身在执行复杂算法时没有任何优势可言。 X86可重构计算系统由西北工业大学航空微电子中心开发研究，是某国防预研课题的重要组成部分。由Intel X86微处理器组成基本计算系统，其可重构性在于在基本系统之上增加了大量可重构资源：可重构FPGA。利用这些可重构资源即可实时构造专用部件，如快速傅立叶变换、动态图象压缩和其它专用结构等。这些可重构资源不是简单堆砌，而须与原X86基本计算系统一起构造出有机高效的扩展体系结构。以X86主处理器为核心，在数学协处理器基础上，利用FPGA扩展构造多个专用协处理器ASP(Application-Specification Processor)。数学协处理器与ASP公用一个可重构逻辑资源，由X86主处理器分时异步地重构为不同的专用部件。这样就极大丰富了X86指令系统，ASP可实时重构为多种多样的功能，既减少了指令数目又极大减小了指令运行时间。 X86可重构计算系统由通用处理器和现场可编程阵列逻辑组成，该系统应当称为混合系统。但在系统实时运行过程中为了减少重构时间造成的额外消耗，专用部件重构又是分时异步进行的，所以该系统亦可称为动态可重构系统。在当前一些应用领域如嵌入式微处理器系统等具有非常看好的应用前景。