论文部分内容阅读
本文研究和设计了一种集图象采集,图象识别,图象传输,图像显示等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面,充分利用TI公司的VC55XX系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术实现系统的高速运行。
本图像处理系统主要由两部分组成,硬件设计和软件设计,具体如下:
1.在硬件设计部分:实现由摄像头、编解码芯片、电源、FPGA、DSP以及双口SDRAM和FLASH所组成的图像采集处理系统;设计并完成系统的原理图和印制板图;完成电路板调试,系统硬件功能验证。
2.在软件开发部分:完成Philips公司的SAA7115H和SAA7105H的配置代码开发,DSP底层驱动程序开发以及完成FPGA在高速图像采集中的verilog应用程序开发。
本设计系统能够实现25帧每秒的数字视频流图像数据的输出,由DSP对编解码芯片和配置实现一幅512×256数据量的图像采集。DSP负责系统的嵌入式操作,包括系统的控制和图像识别算法的实现。并由FPGA负责对图像信号的时序逻辑配置及VGA显示控制。
目前,基于DSP和FPGA的图像处理系统硬件平台已经搭建成功,系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与图像处理算法、UART数据通信等功能,具有速度快、稳定性高、体积小、功耗低等特点,为图像处理算法提供一个较好的验证平台。
本图像处理系统主要由两部分组成,硬件设计和软件设计,具体如下:
1.在硬件设计部分:实现由摄像头、编解码芯片、电源、FPGA、DSP以及双口SDRAM和FLASH所组成的图像采集处理系统;设计并完成系统的原理图和印制板图;完成电路板调试,系统硬件功能验证。
2.在软件开发部分:完成Philips公司的SAA7115H和SAA7105H的配置代码开发,DSP底层驱动程序开发以及完成FPGA在高速图像采集中的verilog应用程序开发。
本设计系统能够实现25帧每秒的数字视频流图像数据的输出,由DSP对编解码芯片和配置实现一幅512×256数据量的图像采集。DSP负责系统的嵌入式操作,包括系统的控制和图像识别算法的实现。并由FPGA负责对图像信号的时序逻辑配置及VGA显示控制。
目前,基于DSP和FPGA的图像处理系统硬件平台已经搭建成功,系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与图像处理算法、UART数据通信等功能,具有速度快、稳定性高、体积小、功耗低等特点,为图像处理算法提供一个较好的验证平台。