由于在现代通信中，RS码作为外码成为标准的纠错编码单元，用途十分广泛。用于数字有线电视的DVB-C标准采用可以纠正码组内8个错误的RS(204，188)码，在大联盟(GA)的数字高清晰度8-VSB调制标准中则采用可以纠正10个错误的RS(208，188)码。而在实际信道中，由于常常要对付连续出错的突发错误，因此RS码常常还要与交织和加扰结合应用。由于知识产权的关系，在科研开发中没有现成的RS编解码模块可供调用，而有关结构和算法又较为复杂，因此迫切需要在FPGA(现场可编程门阵列)上完整实现这部分模块单元，并形成可供调用的内核。 本论文通过对差错控制系统及信道编码的简单介绍，进而阐述了Reed—Solomon码的原理、概念和应用，参考有关文献，完成了在DVB-C标准下对RS码编译码器的算法的程序编制和硬件的结构设计。在论文中，笔者对设计方案中的几点关键技术进行了详细的分析和阐述，其中主要包含两个部分，即RS码编译码器的设计原理部分和硬件结构部分。在文章的结尾，以一个实例来验证整体设计的正确性。 本论文的主要内容在算法和硬件结构上都得到了充分的仿真验证，结果表明，本文的设计是一个较完整而且切实可行的方案。