当今社会是一个集成电路产业和半导体制造工艺技术极速发展的社会,对于作为集成电路关键模块之一的带隙基准,人们发现传统带隙基准的各项技术指标已经远远不能满足现代电子的需求,现代电路系统更加追求较低的温度系数、较高电源抑制比、高精度的输出电压,这无疑是对设计出一款高精度低温漂的带隙基准提出了更大的挑战。本论文主要设计了一款具有高电源抑制比、低温度系数、高精度的带隙基准电压源。论文首先从传统带隙基准源的基本原理、基本类型进行分析,着重关注带隙基准电路的相关指标参数,同时对组成带隙基准电路的各个子模块电路进行了深入研究,最终得到了满足预期各项指标要求的带隙基准电路结构图。本论文在带隙结构设计的过程中,主要进行了以下几项工作:1、为了得到较低的温度系数,本文额外引入了对温度进行高阶曲率补偿的补偿电路。该补偿电路主要利用MOS管的漏极饱和电流IDS和栅源电压VGS之间的非线性关系,从而在补偿电路中输出与温度呈高阶曲率关系的补偿电流Icomp,对基极-发射极电压VBE中的非线性项进行高阶温度补偿,最终获得较低的温度系数。2、为了得到较高的电源抑制比,引入了较理想的运算放大器,本设计中引入的放大器具有大于100d B的开环增益、较小的失调电压,同时能够在带隙基准电路中可以很好的进行电压钳位,该款放大器本身的电源抑制比较高,能够对电源电压中引入的“噪声”进行很好的抑制。3、为了获得高精度的基准电压,引入了电阻修调网络,该修调网络不仅能够人为的通过控制字的开关对带隙基准电压的精度和幅值进行调节,而且可以在各个工艺角下调节电阻网络得到理想的低温漂带隙基准电压,使得本设计的可靠性更高。本文的高阶曲率补偿带隙基准源电路基于TSMC 180nm CMOS工艺,实验结果表明,在-25℃～125℃宽温度范围内,提供的电源电压为3.3V,在各个工艺角下均能正常工作,其中工艺参数在tt＿3V、tt＿res的条件下得到前仿真的温度系数约为0.6ppm/℃,后仿真结果为0.7ppm/℃,芯片流片测试的温漂结果为0.82ppm/℃;电源抑制比在低频段为51d B,功耗约为1.3m W,版图总面积1.2mm*0.5mm。