论文部分内容阅读
Polar码是一种基于信道极化现象来构造的纠错编码,它是目前唯一一种能够被严格证明可达香容极限的编码方法。此外Polar码具有极简洁的编码方式,最初Arikan采用了最符合Polar码编码递归结构的串行相消(Successive-Cancellation,SC)译码算法对其进行译码,同时SC算法的强递归性非常适合于硬件的实现。2016年11月17日,5G eMBB场景确认将Polar码作为其控制信道的编码方案,这使得Polar码的优异特性得到了真正的体现,因此对Polar码的研究也具有十分重要的实际意义。本文对Polar码编译码原理进行了详细的说明,介绍了几种译码算法,并且提出了一种SSCS(Simplified Successive-Cancellation Stack)译码算法,给出了Pola码的编码器及SSCS译码器的FPGA实现设计,最后进行了仿真验证。本文所做的工作及取得的成果主要有:1)从信道极化现象入手,介绍了信道极化原理中信道联合和信道拆分两个阶段的具体实现过程,然后通过Matlab仿真,更直观的观察到极化信道的存在。接着详细介绍了几种极化信道可靠性的估计方法,最后给出了Polar码的编码方法。2)以SC译码算法为基础,以其在短码长下译码性能不佳为切入点,介绍了译码性能优异的SCL和CA-SCL译码算法,然后在Matlab中对以上三种译码算法进行仿真,验证译码性能的改善情况。随后基于SC算法串行译码高延迟的考虑,介绍了一种简化的SC(Simplified Successive-Cancellation,SSC)译码算法,SSC译码算法在基本不牺牲译码性能的前提下简化了SC的计算,降低了SC译码的延迟时间;另外考虑到SCL译码算法多译码路径的高复杂度,又介绍了一种连续删除堆栈(Successive-Cancellation Stack,SCS)译码算法。并通过Matlab仿真对比分析SC和SSC算法,SCL和SCS算法的译码性能。最后提出了一种SSCS译码算法,同样地通过Matlab仿真验证其译码性能。3)基于FPGA分别实现了Polar码编码器和SSCS译码器的设计。按照Polar码的编码原理和SSCS算法的译码原理分别给出了对应的FPGA实现架构,并说明了硬件架构的工作流程,由于编译码器的整体硬件架构,包含了很多以实现功能为划分依据的子模块,因此本文也对各模块进行了硬件实现设计,最终基于Verilog语言在Vivado和Modelsim的联合平台对其进行仿真,验证了功能的正确性。